# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-022166

(43) Date of publication of application: 21.01.2000

(51)Int.CI.

H01L 29/786 H01L 21/76

H01L 27/08

(21)Application number: 11-115418 (71)Applicant: TOSHIBA CORP

(22)Date of filing:

22.04.1999 (72)Inventor: ENDO KOICHI

ARAI HARUKI **MASUDA KUMIKO** SATO NOBUYUKI

(30)Priority

Priority number: 10121156

Priority date: 30.04.1998


Priority country: JP

# (54) DIELECTRIC SEPARATED INTEGRATED CIRCUIT

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a dielectric separated integrated circuit that can switch high voltage at high speed and in a stable manner.

SOLUTION: This integrated circuit uses an SOI structure/dielectric separated structure having a lower arm side circuit and a floating upper side circuit. An emitter region 242 for implanting carriers is disposed in an islandshaped semiconductor region 147, where an upper arm side switching element is formed. This emitter region 242 is formed deeper than the main electrode regions 141, 142 of the switching element. Furthermore, this emitter region 242 is connected to the neutral point terminal Nn2 of the upper arm side circuit and



the lower arm side circuit. Current which is equivalent to a displacement current Jd that flows in a parasitic capacitor CSUB attributable to the SOI structure is supplied from this neutral point terminal Nn2 to reduce load on the internal power circuit, that supplies voltage to the upper arm side circuit.

**LEGAL STATUS** 

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-22166 (P2000-22166A)

(43)公開日 平成12年1月21日(2000.1.21)

(51) Int.Cl.7		識別記号	F I		テーマコード(参考)
H01L	29/786 21/76		H01L	29/78	6 2 1
				27/08	3 3 1 E
	27/08	3 3 1		21/76	L
		•		29/78	6 2 2

審査請求 未請求 請求項の数12 OL (全 31 頁)

(21)出願番号	特願平11-115418	(71)出願人	000003078
			株式会社東芝
(22)出顧日	平成11年4月22日(1999.4.22)		神奈川県川崎市幸区堀川町72番地
		(72)発明者	遠藤 幸一
(31)優先権主張番号	特願平10-121156		神奈川県川崎市幸区小向東芝町1 株式会
(32)優先日	平成10年4月30日(1998.4.30)		社東芝多摩川工場内
(33)優先権主張国	日本(JP)	(72)発明者	新井 暗輝
			神奈川県川崎市幸区小向東芝町1 株式会
			社東芝多摩川工場内
		(74)代理人	100083806
		(12)	弁理士 三好 秀和 (外7名)
			741 - 31 344 OF (4)


最終頁に続く

### (54) 【発明の名称】 誘電体分離集積回路

# (57)【要約】

【課題】 高電圧を、高速かつ安定にスイッチング可能 な誘電体分離集積回路を提供する。

【解決手段】下アーム側回路と、フローティング状態となる上アーム側回路とを有するSOI構造/誘電体分離構造を用いた誘電体分離集積回路において、上アーム側のスイッチング素子が形成される島状半導体領域147にキャリア注入用エミッタ領域242を配置する。このエミッタ領域242は、スイッチング素子の主電極領域141、142よりも深く形成する。さらに、このエミッタ領域242は上アーム側回路と下アーム側回路との中性点端子 $N_{n2}$ に接続される。この中性点端子 $N_{n2}$ から、SOI構造に起因する寄生コンデンサ $C_{SUB}$ を流れる変位変流 $J_{d}$ 相当分の電流を供給し、上アーム側回路に電圧を供給する内部電源回路105の負担を軽減する。



#### 【特許請求の範囲】

【請求項1】 第1の主電極が高圧電源に接続された上アーム出力素子と、該上アーム出力素子の第2の主電極と自己の第1の主電極とを接続し、自己の第2の主電極が接地電位(GND)に接続された下アーム出力素子との直列回路からなる主力回路を駆動する集積回路であって、

底面および側面を誘電体で分離された島状の半導体領域 と、

該半導体領域中に配置され、且つ、上アーム出力素子及び下アーム出力素子の内フローティング状態となる出力素子の制御電極に接続され、フローティング状態で動作するスイッチング素子と、

該スイッチング素子とは離間した位置において、前記半 導体領域中に配置された、前記スイッチング素子の主電 流となるキャリアと同一の導電型キャリアを前記半導体 領域に注入させるためのエミッタ領域、

とを少なくとも具備することを特徴とする誘電体分離集 積回路。

【請求項2】 第1の主電極が高圧電源に接続された上アーム出力素子と、該上アーム出力素子の第2の主電極と自己の第1の主電極とを接続し、自己の第2の主電極が接地電位(GND)に接続された下アーム出力素子との直列回路からなる主力回路を駆動する集積回路であって、

台基板と、

該台基板の上部の埋め込み絶縁膜と、

該埋め込み絶縁膜の上部の第1導電型半導体領域と、

該第1導電型半導体領域を、該第1導電型半導体領域に 隣接した他の半導体領域と互いに分離する誘電体分離領域と、

該第1導電型半導体領域中に配置された第2導電型の第 1の主電極領域および第2の主電極領域を有するスイッ チング素子と、

該第1導電型半導体領域中に、前記第1及び第2の主電 極領域とは離間して配置された第2導電型のエミッタ領 域とを少なくとも具備することを特徴とする誘電体分離 集積回路。

【請求項3】 第1導電型ウェル領域を、前記第1導電型半導体領域中に更に具備し、前記第1及び第2の主電極領域は、該第1導電型ウェル領域に配置されていることを特徴とする請求項2記載の誘電体分離集積回路。

【請求項4】 第1の主電極が高圧電源に接続された上 アーム出力素子と、該上アーム出力素子の第2の主電極 と自己の第1の主電極とを接続し、自己の第2の主電極 が接地電位(GND)に接続された下アーム出力素子と を駆動するための集積回路であって、

該集積回路は、前記上アーム出力素子の制御電極に接続 された上アームドライバと、前記下アーム出力素子の制 卸電極に接続された下アームドライバと、前記上アーム ドライバに電源電圧を供給するための内部電源回路とを 少なくとも具備し

前記内部電源回路に接続された前記上アームドライバを 構成するスイッチング素子が、底面の誘電体および側面 の誘電体により隣接する他の半導体領域と分離された島 状の半導体領域中に配置され、

該半導体領域は、前記底面の誘電体に起因した寄生コンデンサを流れる変位電流成分を供給するためのエミッタ領域を少なくとも具備することを特徴とする誘電体分離集積回路。

【請求項5】 第1の主電極が高圧電源に接続された上アーム出力素子と、該上アーム出力素子の第2の主電極と自己の第1の主電極とを接続し、自己の第2の主電極が接地電位(GND)に接続された下アーム出力素子と、前記上アーム出力素子の制御電極に接続された上アームドライバと、前記下アーム出力素子の制御電極に接続された上アームドライバと、前記上アームドライバに電源電圧を供給するための内部電源回路とを、同一半導体チップ上に集積化したパワーICであって、

前記内部電源回路に接続された前記上アームドライバを構成するスイッチング素子が、底面の誘電体および側面の誘電体により隣接する他の半導体領域と分離された島 状の半導体領域中に配置され、

該半導体領域は、前記底面の誘電体に起因した寄生コンデンサを流れる変位電流成分を供給するためのエミッタ領域を少なくとも具備することを特徴とする誘電体分離集積回路。

【請求項6】 前記エミッタ領域は前記スイッチング素子の第1及び第2の主電極領域よりも深く形成されていることを特徴とする請求項1乃至5のいずれかに記載の誘電体分離集積回路。

【請求項7】 前記エミッタ領域は前記島状の半導体領域の表面から前記底面方向に延び、前記底面の誘電体に接していることを特徴とする請求項1、4又は5記載の誘電体分離集積回路。

【請求項8】 前記エミッタ領域は第1導電型半導体領域の表面から前記台基板方向に延び、前記埋め込み絶縁膜に接していることを特徴とする請求項2又は3記載の誘電体分離集積回路。

【請求項9】 前記底面の誘電体は、前記エミッタ領域 と同一導電型の半導体からなる台基板の上に形成されて いることを特徴とする請求項1、4又は5記載の誘電体 分離集積回路。

【請求項10】 前記台基板は、前記第2導電型の半導体基板であることを特徴とする請求項2又は3記載の誘電体分離集積回路。

【請求項11】 前記エミッタ領域は、所定の基準電位 に接続されていることを特徴とする請求項1乃至10の いずれか記載の誘電体分離集積回路。

【請求項12】 前記基準電位は上アーム主力素子と下

アーム出力素子との中点電位であることを特徴とする請求項11記載の誘電体分離集積回路。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は高速スイッチング動作する誘電体分離集積回路に係り、特に高圧電源に接続された高耐圧の上アーム出力素子と、接地電位(GND)に接続された高耐圧の下アーム出力素子との直列回路からなる主力回路を駆動する駆動用集積回路、及び高耐圧の上アーム出力素子、高耐圧の下アーム出力素子と、これらの駆動用回路とを同一基板上に集積化したパワーICに関する。

#### [0002]

【従来の技術】図23に示すように下層から順に基板 (以下において「台基板」と称す)1、埋め込み絶縁膜 (SOI酸化膜) 12、及びSi膜140、147、1 39.138,137を積層したSOI構造を用いた半 導体集積回路は、高耐圧特性が得やすく、集積化した各 素子の寄生容量の低減化も容易で、高速動作化にも適し ているという特徴を有している。さらに、SOI構造は Si膜140, 147, 139, 138, 137を薄膜 化した場合には、Si膜147中に形成するMOSFE T (MOS Field Effect Transistor)等の半導体素子の 短チャネル効果を抑制できる為、より微細な構造が採用 でき、素子の高集積化を進める手段の一つとなってい る。そして、通常は、SOI構造を有した半導体集積回 路は、図23に示すようにSOI酸化膜12の上に形成 されたSi膜140, 147, 139, 138, 137 をトレンチ側壁酸化膜6およびトレンチ埋め込みポリシ リコン7からなる素子分離領域により複数の島140, 147, 139, 138, 137, …に誘電体分離して 構成されている。図23は、BiCMOS構造の誘電体 分離集積回路であり、Siの島147中にp\*ソース領 域141、p゚ドレイン領域142からなるpMOSト ランジスタが、Siの島139中にn\*ソース領域51 1、n⁺ドレイン領域513からなるnMOSトランジ スタが、Siの島138中にn\*エミッタ領域601、 pベース領域602、n<sup>+</sup>コレクタ領域603からなる npnバイポーラトランジスタが形成されている。nM OSトランジスタは、pウェル501中に形成され、p ウェル501には、p+コンタクト領域512が設けら れている。また、Siの島147中には、n<sup>+</sup>コンタク ト領域143が設けられている。

【0003】電力用半導体装置(パワーデバイス)の分野では、図24に示すような誘電体分離ICからなる誘電体分離集積回路が知られている。そして、この誘電体分離集積回路で、ICの外付けの出力素子を駆動することが一般になされている。図24は、いわゆる「ハーフブリッジドライバ」と称せられる誘電体分離ICである。特に高耐圧が要求される場合は、図24に示すよう

に、上アーム出力素子 $Q_{01}$ と下アーム出力素子 $Q_{01}$ とを直列接続した外付けのパワーデバイスを構成し、この外付けのパワーデバイスをハーフブリッジドライバで駆動する構成が採用されることが多い。この場合上アーム出力素子 $Q_{01}$ の一方の主電極は高圧電源101に、下アーム出力素子 $Q_{01}$ の一方の主電極は接地電位(GND)に接続される。そして上アーム出力素子 $Q_{01}$ の他方の主電極とが、中性点端子 $N_{01}$ に接続され、この中性点端子 $N_{01}$ は図示を省略した負荷に接続される。

【0004】図24に示すように、上アーム出力素子Q11は、フローティング状態の上アームドライバ102により駆動される。すなわち外付けの上アーム出力素子Q11の制御電極には誘電体分離集積回路の上アームドライバ102の出力端子11の制御電極には誘電体分離集積回路の上アーム出力素子Q11の制御電極には誘電体分離集積回路の下アームドライバ1030出力端子11の11の名の出力端子11の名の出力端子11の名の出力端子11の名には内部電源回路10510名。上アームドライバ10310名低電位側電源10610名は電位(GND)間に接続され、所定の電源電圧を供給される。一方下アームドライバ10310名にはトランジスタQ12の名から上アーム用制御信号が、下アームドライバ10310名には上下相分配ロジック1041の名から直接下アーム用制御信号が入力される

【0005】SOI構造を有した誘電体分離集積回路においては、上記の上アームドライバ102、下アームドライバ103、上下相分配ロジック104、内部電源回路105等はそれぞれ複数の島に分離して形成されている。なお、図24において上アーム出力素子QuiとしてのnMOSFETには上アーム・リカバリーダイオードDuiが、下アーム出力素子QdiとしてのnMOSFETには下アーム・リカバリーダイオードDdiが並列接続されている。

【0006】図25も、同様な従来の誘電体分離集積回路を示す回路図である。すなわち、誘電体分離集積回路を構成する上アームドライバ102、下アームドライバ103をより詳細に示す図である。上アームドライバ102は上アームCMOSインバータ111と上アーム・バッファアンプ121および上アーム・コントロールロジック131から構成され、下アームドライバ103は下アームCMOSインバータ112と、下アーム・バッファアンプ122および下アーム・コントロールロジック132とから構成されている。なお、図25は外付けの上アーム出力素子 $Q_{u2}$ 、下アーム出力素子 $Q_{d2}$ として、それぞれ、IGBT (絶縁ゲート・バイポーラトランジスタ: Insulated Gate Bipolar Transistor)を用いた場合の例である。上アーム出力素子 $Q_{u2}$ には上アーム・リカバリーダイオード $D_{u2}$ が、下アーム出力素子Q

<sub>42</sub>には下アーム・リカバリーダイオード D<sub>42</sub>が並列接続 されている。

【0007】図24および図25に示す構成において、上アーム出力素子 $Q_{u1}$ 、 $Q_{u2}$ 、および下アーム出力素子 $Q_{d1}$ 02および下アーム ドライバ103により駆動され、それぞれ交互にオン/オフを行う。したがって中性点端子 $N_{n1}$ 0電位は上アーム出力素子 $Q_{u1}$ 0次互のオン/オフに伴なって、接地電位(GND)と高圧電源101の電圧レベルの間で上昇・下降を繰り返す。

【0008】この上昇・下降の繰り返しからなるスイッ チング状態の波形を、図26に模式的に示す。図26で は3周期の動作のみを例示しているが、実際には所定の 時間分その周期を繰り返すのはもちろんである。即ち、 図26は、図24および図25のノード $N_{u1}$ ,  $N_{u2}$ にお ける上アーム側出力Ou、ノードNn1、Nn2における中 性出力On、ノードNai、Nagにおける下アーム側出力 O<sub>4</sub>の3出力部分を示してある。なお、図26では、見 やすいように各出力Ou, On, OdのX軸上の位置を、 僅かにずらして表示しているが、実際はそれぞれの波形 の変曲点はほぼオーバーラップしている。上アーム側出 力Ouは外付けの上アーム出力素子Qu1.Qu2のゲート に、下アーム側出力 $O_d$ は下アーム出力素子 $Q_{d1}$  、 $Q_{d2}$ のゲートにバイアスをかける。最初の1/2周期目は下 アーム側出力OdがGNDに対し所定の電位(ゲートバ イアス)を印加し、上アーム側出力〇。は中点出力〇。に 対しほぼゼロである。次の1/2周期では下アーム側出 力OdはほぼGNDであるのに対し、上アーム側出力Ou は中点出力〇。との間で所定のゲートバイアスを印加す る。上下の出力素子 (パワーデバイス) Qu1, Qu2; Q d1,Qd2のゲートが、交互に、それぞれのソース電位に 対してゲートバイアスを印加されるため、上アーム側出 力衆子Qui, Quiと下アーム側出力衆子Qdi, Qdiとは 交互にオン・オフする。中点出力Onの電位はそれに合 わせて高圧電源VnnとGNDの間を振動する。

【0009】図24および図25に示すように下アームドライバ103の最下位の電位、及び上下相分配ロジック104の最下位の電位は共にGNDに固定されている。しかし、上アームドライバ102の最下位の電位は、中性 $_{
m LN}$  $_{
m L1}$  $_{
m L2}$ が変動するとそれに合わせて上昇・下降を行うフローティング状態である。

【0010】図27(a)は、図25の上アームドライバ102を構成するCMOSインバータ111の近傍のみを示す回路図である。図27(a)に示すように、CMOSインバータ111はpMOSトランジスタ $Q_{p1}$ とnMOSトランジスタ $Q_{n1}$ とから構成され、その出力が上アーム出力素子 $Q_{u1}$ としてのIGBTのゲートに入力されている。図27(b)はこのCMOSインバータ11に着目した平面図で、図27(a)に示した上アー

ム出力素子Q。」は図示を省略している。図27(b)に 示すようにpMOSトランジスタQ<sub>p1</sub>は島状に形成され たn型半導体領域147中に、nMOSトランジスタQ mはp型半導体領域157中に形成されている。各n型 半導体領域147およびp型半導体領域157はトレン チ側壁絶縁膜6およびトレンチ埋め込みポリシリコン7 からなる素子分離領域によって互いに分離されている。 図27(b)に示すようにpMOSトランジスタQ<sub>01</sub>は p\*ソース領域141、p\*ドレイン領域142、不純物 を添加したポリシリコン(以下において「ドープド・ポ リシリコン」という。)ゲート電極144を少なくとも 含んでいる。又nMOSトランジスタQn1はn+ソース 領域151、n\*ドレイン領域152、ドープドポリシ リコンゲート電極154を少なくとも含んでいる。さら にn型半導体領域147にはn\*基板コンタクト領域1 43が形成され、内部電源回路105からの金属配線1 45により、n\*基板コンタクト領域143とp\*ソース 領域141とが互いに接続されている。同様にp型半導 体領域157にはp<sup>+</sup>基板コンタクト領域153が形成 され、中点電位の金属配線155によりp\*基板コンタ クト領域153と n+ソース領域151とが互いに接続 されている。図27(b)に示すCMOSインバータを 構成するドープドポリシリコンゲート電極144,15 4は、上アーム・バッファ・アンプ121 (図25参 照)に金属配線161により接続され、この金属配線1 61によりドライブ信号がドープドポリシリコンゲート 電極144,154に入力される。さらに、pMOSト ランジスタQp1のp<sup>+</sup>ドレイン領域142とnMOSト ランジスタQn1のn\*ドレイン領域152とは金属配線 162により互いに接続されている。そして、この金属 配線162は、上アーム出力素子Q॥2として機能するI GBTのゲートに導かれている。

【0011】図28は図27(b)のA-A方向に沿った断面図である。即ち、図28は、台基板1上にSOI酸化膜(埋め込み絶縁膜)12を介してn型半導体領域147、半導体領域148、149を形成したSOI構造を示している。このSOI構造においては、SOI酸化膜(埋め込み絶縁膜)12をキャパシタ絶縁膜とし、n型半導体領域147を上部電極、裏面電極2を下部電極とするMOSキャパシタ構造が構成され、寄生コンデンサCsubが形成されることとなる。台基板1が高抵抗で誘電体と見なせるならば、台基板1は、キャパシタ絶縁膜として機能し、台基板1が実質的に導体と見なせるほど低抵抗ならば、台基板1は、下部電極として機能する。

### [0012]

【発明が解決しようとする課題】このように、寄生コンデンサ $C_{SUB}$ を有するため、図28に示すようなSOI構造の誘電体分離 I Cでは、中点出力の電圧変動率 dV  $/ dt が数 <math>kV/\mu$  sec U

くなってくると、上アームドライバ102を構成しているスイッチング素子を配置している半導体領域147と、裏面電極2の間の寄生コンデンサ $C_{SUB}$ に流れる変位電流 $J_a$ が大きくなってくる。このため、図28に示すようなフローティング状態となるn型半導体領域147を素子形成領域として使用した誘電体分離集積回路の場合、内部電源回路105から $p^{+}$ ソース領域141を通して、底面の寄生MOS(MIS)構造 $C_{SUB}$ に変位電流 $J_a$ が流れる。そして、内部電源回路105の容量以上に変位電流 $J_a$ が流れると、電源電圧が下降し、上アームドライバ102の動きが不安定になる。

【0013】しかしながら、このようなハーフブリッジ回路に要求されるスイッチング速度(電圧変動率)は、 $20\,k\,V/\mu\,s\,e\,c\,\zeta$ らいの値が要求されることが一般的であり、 $20\,k\,V/\mu\,s\,e\,c\,程度、もしくはこれ以上の電圧変動率が必要な従来例の誘電体分離集積回路では、上アームドライバ102の安定な動作を担保するためには、必要以上に内部電源回路105の電流容量が要求されることとなる。$ 

【0014】このように、従来のSOI構造の誘電体分 離ICでは、高速動作により、変位電流Jィが増大し、 内部電源回路105の電流負荷が大きくなりすぎると、 内部電源回路105を構成する電流制限素子の駆動能力 を越えてしまい、出力電圧が低下する事態が発生する。 あるいは駆動能力を越えていなくても、負荷が急峻に変 化するとその状況をフィードバックするまでのタイムラ グが生じるので、このタイムラグで出力電圧の低下が起 きる。このため、前述したように、出力電圧の低下を防 止するために、内部電源回路105を複雑且つ大型化せ ざるを得なくなる。したがって、内部電源回路105の 占有面積が大きくなり、誘電体分離集積回路のチップ面 積を小さくできないという問題があった。さらに、内部 電源回路105が大型化することにより、駆動回路の消 費電力が増大し、システムとしての電力変換効率が低下 するという問題があった。

【0015】図28においては、pMOSトランジスタを例示したが、上記問題点は、pMOSトランジスタに限られるものではない。nMOSトランジスタ、npnバイポーラトランジスタ、pnpバイポーラトランジスタ、pnpバイポーラトランジスタ、pnpバイポーラトランジスタ、pnpバイポーラトランジスタ、pnpバイポーラトランジスタ、pnpバイポーラトランジスタ、あるいはダイオード等の他の半導体素子であっても、フローティング状態となる半導体領域に形成されたp拡散層やn拡散層を有し、このp拡散層やn拡散層が、内部電源回路若しくは電源回路以外の種々の内部回路に接続されるような構造の誘電体分離集積回路において共通に生じうる問題である。例えば、n型半導体領域中にpウェルがあり、その中にnMOSトランジスタが形成されている場合でも同様な問題が生じる。多くの誘電体分離集積回路では、n型半導体領域中のpウェルは低電位側、もしくは基準電位(中点電位)に接続されている。この場合はフローティング状態とはならないの

で、上記の問題は生じない。しかし、pウェルが基準電位から浮かんだ、フローティング状態で用いられる n M O S トランジスタが内部電源回路に接続されている場合は、底面の寄生MOS(MIS)構造に変位電流 $J_d$ が流れ、内部電源回路の負荷が大きくなりすぎ、内部電源回路の出力電圧が低下する事態が発生する。フローティング状態で用いられる n MOS トランジスタが電源回路以外の特定の内部回路に接続されている場合は、底面の寄生MOS(MIS)構造に変位電流 $J_d$ が流れることにより、この特定の内部回路に影響を及ぼし、回路パラメータが変動するという不都合が発生する。

【0016】図24において、破線で示したように、上アーム主力素子Qu1と下アーム出力素子Qd1のゲート・ソース間の保護用にツェナー・ダイオードZDu及びZDdをそれぞれ接続した場合を考えてみる。このツェナー・ダイオードZDuがn拡散層に接続されていると、空乏化する際の電子電流が、ツェナー・ダイオードZDuのカソードから底面の寄生MOS(MIS)構造に向かって流れる。即ち、底面の寄生MOS(MIS)構造に変位電流Jdが流れることにより、上アーム主力素子Qu1のゲート電位を下げ、上アーム主力素子Qu1が瞬停するというような不都合が生じる。つまり、n拡散層が特定の内部回路に接続されている場合においても、底面の寄生MOS(MIS)構造に変位電流Jdが流れることにより、この特定の内部回路に影響を及ぼし、回路パラメータが変動するという不都合が発生する

【0017】上記問題点を鑑み、本発明は電圧変動率d V/dtが大きくても安定に動作可能な誘電体分離集積 回路を提供することである。

【 0 0 1 8 】 本発明の他の目的は、内部電源回路を小型 化し、チップサイズの縮小が可能でしかも高速動作可能 な誘電体分離集積回路を提供することである。

【0019】本発明のさらに他の目的は、誘電体分離集 積回路に固有の底面の寄生MOS (MIS) 構造に変位 電流Jaが流れることを防止、若しくは低減し、或いは 変位電流Jaが流れることにより、特定の内部回路に影 響を及ぼすことを有効に防止でき、安定な動作が可能な 誘電体分離集積回路を提供することである。

【0020】本発明のさらに他の目的は、集積回路を構成する半導体素子がフローティング状態で動作し、この半導体素子が特定の内部回路に接続されている場合において、底面の寄生MOS(MIS)構造に変位電流J。が流れることにより、この特定の内部回路に影響を及ぼし、回路パラメータが変動することを有効に防止でき、安定な動作が可能な誘電体分離集積回路を提供することである。

【0021】本発明のさらに他の目的は、電力変換効率が高く、且つ高速動作可能な誘電体分離集積回路を提供することである。

#### [0022]

【課題を解決するための手段】上記目的を達成するた め、本発明は、第1の主電極が高圧電源に接続された上 アーム出力素子と、この上アーム出力素子の第2の主電 極と自己の第1の主電極とを接続し、自己の第2の主電 極が接地電位(GND)に接続された下アーム出力素子 との直列回路からなる主力回路を駆動する集積回路であ って、底面および側面を誘電体で分離された島状の半導 体領域と、この半導体領域中に配置され、且つ、上アー ム出力素子及び下アーム出力素子のうちフローティング 状態となる出力素子の制御電極に接続され、フローティ ング状態で動作するスイッチング素子と、このスイッチ ング素子とは離間した位置において、半導体領域中に配 置された、スイッチング素子の主電流となるキャリアと 同一の導電型キャリアを半導体領域に注入させるための エミッタ領域とを少なくとも具備する誘電体分離集積回 路であることを第1の特徴とする。通常は、正の高圧電 源に上アーム出力素子を接続し、フローティング状態と なる上アーム出力素子の制御電極に、フローティング状 態で動作するスイッチング素子が接続される。この場合 は、フローティング状態で動作するスイッチング素子と しては、pMOSトランジスタ、pnpバイポーラトラ ンジスタ、pチャネルSITのpチャネル半導体素子が 適用できる。一方、負の高圧電源に下アーム出力素子を 接続し、フローティング状態となる下アーム出力素子の 制御電極に、下アームドライバがフローティング状態と なるように接続される。この場合は、フローティング状 態で動作するスイッチング素子としては、nMOSトラ ンジスタ、npnバイポーラトランジスタ、nチャネル SITのnチャネル半導体素子が適用できる。ここで、 「スイッチング素子の主電流となるキャリアと同一の導 電型キャリア」とは、例えばpMOSトランジスタを本 発明の第1の特徴におけるスイッチング素子とすれば、 正孔 (ホール)が「主電流となるキャリア」であるの で、「同一の導電型キャリア」とは正孔(ホール)が該 当する。この場合は、n型半導体領域中にp型エミッタ 領域を形成すればよい。すなわち、深いp拡散領域から なるエミッタ領域を設け、このエミッタ領域を、所定の 基準電位に接続して、この所定の基準電位からキャリア を供給すればよい。例えば、この基準電位は、上アーム 主力素子と下アーム出力素子との中点電位を基準電位と すればよい。基準電位は、誘電体分離集積回路の仕様に 合わせて適宜選定すればよい。空乏層がp拡散層からな るエミッタ領域まで届いた段階で、あるいは、p拡散層 とn型半導体領域間の電位差がビルトインポテンシャル (シリコンでは、約0.6V)までバイアスされた段階 で、エミッタ領域から、ホールの注入が行われる。ま た、エミッタ領域はスイッチング素子の主電極領域より も深く形成すれば、埋め込み絶縁膜等の底面の誘電体上 に反転層が生じる条件までバイアスされると、速やかに

エミッタ領域から変位電流成分を供給できるので好ましい。特にエミッタ領域が島状の半導体領域の表面から底面方向に延び、底面の誘電体に接していれば、底面から空乏層が伸びてくるとすぐにエミッタ領域に到達し、MOSトランジスタのソースから反転キャリアが流れ込むのと同様に、キャリアの「流入」が起こり、速やかに反転層が形成されるので好ましい。

【0023】すなわち、本発明の第1の特徴は、SOI 構造/誘電体分離構造を用いた誘電体分離集積回路等の 高速スイッチングICにおいて、SOI構造に固有の寄 生コンデンサへの充放電のためのキャリアをエミッタ領 域から注入するようにしている。従って、フローティン グ状態で動作するスイッチング素子が、このスイッチン グ素子に所定の電源電圧を供給するための内部電源回路 に接続されている場合には、SOI構造に固有の充放電 電流(変位電流)が、内部電源回路を経由せずに流れる ようになる。このため、急激な変位電流が流れても内部 電源回路に過大な負荷を与えないようにできる。また、 フローティング状態で動作するスイッチング素子が、内 部電源回路以外の特定の内部回路に接続されている場合 においても、底面の寄生MOS(MIS)構造に変位電 流J。が流れることにより、この特定の内部回路に影響 を及ぼし、回路パラメータが変動することを有効に防止 でき、安定な動作が可能な誘電体分離集積回路を提供す ることができる。このようにして、フローティング状態 で動作するスイッチング素子が、内部電源回路やその他 の内部回路に接続されている場合であっても、出力電圧 や回路パラメータの変動が有効に防止でき、安定且つ高 速な誘電体分離集積回路の動作ができる。同時に、内部 電源回路やその他の内部回路の小型・簡単化が容易で、 チップサイズの縮小や駆動回路の消費電力の低減が可能

【0024】さらに、本発明の第1の特徴において、底 面の誘電体は、エミッタ領域と同一導電型の半導体から なる台基板の上に形成されていることが好ましい。台基 板とエミッタ領域とが同一導電型である場合には、台基 板側に空乏層が形成され、この空乏層容量が直列接続さ れることにより、上記のSOI構造に固有の寄生コンデ ンサの容量値が小さくなる。この結果、寄生コンデンサ の充放電電流 (変位電流)が小さくなり、内部電源回路 の負担が減少するからである。さらに、フローティング 状態で動作するスイッチング素子が、内部電源回路以外 の特定の内部回路に接続されている場合においても、底 面の寄生MOS(MIS)構造に変位電流 J が有効に 削減出来るので、変位電流J。がこの特定の内部回路に 影響を及ぼし、回路パラメータが変動することを有効に 防止できる。従って、高速動作時に、安定な動作が可能 な誘電体分離集積回路を提供することができる。

【0025】本発明の第2の特徴は、第1の主電極が高 圧電源に接続された上アーム出力素子と、この上アーム

出力素子の第2の主電極と自己の第1の主電極とを接続 し、自己の第2の主電極が接地電位(GND)に接続さ れた下アーム出力素子との直列回路からなる主力回路を 駆動する集積回路であって、台基板と、この台基板の上 部の埋め込み絶縁膜と、この埋め込み絶縁膜の上部の第 1 導電型半導体領域と、第1 導電型半導体領域を、第1 導電型半導体領域に隣接した他の半導体領域と互いに分 離する誘電体分離領域と、第1導電型半導体領域中に配 置された第2導電型の第1の主電極領域および第2の主 電極領域を有するスイッチング素子と、第1導電型半導 体領域中に、第1及び第2の主電極領域とは離間して配 置された第2導電型のエミッタ領域とを少なくとも具備 する誘電体分離集積回路であることである。即ち、台基 板と、埋め込み絶縁膜と、第1導電型半導体領域とでS ○Ⅰ構造が形成され、このS○Ⅰ構造に固有の寄生コン デンサによる変位電流を供給するための第2導電型のエ ミッタ領域を第1導電型半導体領域中に設けている。通 常は、正の高圧電源に上アーム出力素子を接続し、フロ ーティング状態となる上アーム出力素子の制御電極に、 フローティング状態で動作するスイッチング素子が接続 される。この場合は、フローティング状態で動作するス イッチング素子としては、pMOSトランジスタ、pn pバイホーラトランジスタ、pチャネルSITのpチャ ネル半導体素子が適用できる。一方、負の高圧電源に下 アーム出力素子を接続し、フローティング状態となる下 アーム出力素子の制御電極に、下アームドライバがフロ ーティング状態となるように接続される。この場合は、 フローティング状態で動作するスイッチング素子として は、nMOSトランジスタ、npnバイポーラトランジ スタ、nチャネルSITのnチャネル半導体素子が適用 できる。また、「第1の主電極領域」とは、FETやS I Tにおいては、ソース領域/ドレイン領域のいずれか 一方の意であり、「第2の主電極領域」とは、ソース領 域/ドレイン領域の、残る一方の領域の意である。同様 に、バイホーラトランジスタにおいては、「第1の主電 極領域」とは、エミッタ領域/コレクタ領域のいずれか 一方の意であり、「第2の主電極領域」とは、エミッタ 領域/コレクタ領域の、残る一方の領域の意であること は勿論である。即ち、ゲート電極やベース電極等の制御 電極以外の電極を本発明では「第1/第2の主電極」と いう。

【0026】なお、第1導電型ウェル領域を、第1導電型半導体領域中に更に設け、スイッチング素子の第1及び第2の主電極領域を、この第1導電型ウェル領域に配置するようにすれば、埋め込み絶縁膜から延びる空乏層が、この第1導電型ウェル領域の位置で止まる。このように空乏層の伸びが止まっている間に、第2導電型のエミッタ領域と第1導電型半導体領域との間の電位差が、ビルトインポテンシャル分を越えると第1導電型ウェル領域からキャリアが効率的に注入できる。

【0027】また、本発明の第2の特徴に係るキャリア 注入用のエミッタ領域は、所定の基準電位に接続すれば よい。例えば、この基準電位は、上アームドライバと下 アームドライバとを有するような誘電体分離集積回路で あれば、この上アームドライバと下アームドライバの中 点電位とすればよい。基準電位は、誘電体分離集積回路 の仕様に合わせて適宜選定すればよい。また、キャリア 注入用のエミッタ領域はスイッチング素子の第1及び第 2の主電極領域よりも深く形成すれば、埋め込み絶縁膜 等の底面の誘電体上に反転層が生じる条件までバイアス されると、速やかにエミッタ領域から変位電流成分を供 給できるので好ましい。特に、エミッタ領域が第1導電 型半導体領域の表面から台基板方向に延び、埋め込み絶 縁膜に接していることが好ましい。埋め込み絶縁膜にエ ミッタ領域が接していれば、第1導電型半導体領域の底 面から上方に空乏層が伸びてくるとすぐにエミッタ領域 に到達し、MOSトランジスタのソースから反転キャリ アが流れ込むのと同様に、キャリアの「流入」が起こ り、速やかに反転層が形成できるからである。

【0028】本発明の第2の特徴によれば、フローティ ング状態で動作するスイッチング素子が、内部電源回路 に接続されている場合においては、SOI構造に固有の 変位電流が、内部電源回路を経由せずに流れるようにな るため、急激な変位電流が流れても内部電源回路に過大 な負荷を与えないようにできる。また、フローティング 状態で動作するスイッチング素子が、内部電源回路以外 の特定の内部回路に接続されている場合においても、底 面の寄生MOS (MIS) 構造に変位電流 Jaが流れる ことにより、この特定の内部回路に影響を及ぼし、回路 パラメータが変動することを有効に防止でき、安定な動 作が可能な誘電体分離集積回路を提供することができ る。従って、安定且つ高速な誘電体分離集積回路の動作 が保証できる。同時に、内部電源回路やその他の内部回 路の小型・簡単化が容易で、チップサイズの縮小や駆動 回路の消費電力の低減が可能となる。

【0029】本発明の第2の特徴において、台基板は、第2導電型の半導体基板であることが好ましい。台基板が第2導電型の半導体基板である場合には、台基板側に空乏層が形成され、この空乏層容量が直列接続されることにより、SOI構造に固有の寄生コンデンサの容量値が小さくなり、寄生コンデンサを流れる変位電流が小さくなるからである。

【0030】本発明の第3の特徴は、第1の主電極が高圧電源に接続された上アーム出力素子と、この上アーム出力素子の第2の主電極と自己の第1の主電極とを接続し、自己の第2の主電極が接地電位(GND)に接続された下アーム出力素子とを駆動するための誘電体分離集積回路に関する。即ち、この誘電体分離集積回路は、上アーム出力素子の制御電極に接続された上アームドライバと、下アーム出力素子の制御電極に接続された下アー

ムドライバと、上アームドライバに電源電圧供給するた めの内部電源回路とを少なくとも具備し、内部電源回路 に接続された上アームドライバを構成するスイッチング 素子が、第1の特徴と同様に、埋め込み絶縁膜等の底面 の誘電体および側面の誘電体により隣接する他の半導体 領域と分離された島状の半導体領域中に配置され、この 半導体領域は、埋め込み絶縁膜等の底面の誘電体に起因 した寄生コンデンサを流れる変位電流成分を供給するた めのエミッタ領域を少なくとも具備しているすることを 特徴とする。ここで、上アーム出力素子、及び/又は下 アーム出力素子としては、IGBT、MOSFET、G TOサイリスタ、SIT、静電誘導サイリスタ(SIサ イリスタ) 等種々の出力素子が適用できる。また、上ア ームドライバを構成するスイッチング素子としては、p MOSトランジスタ、pnpバイポーラトランジスタ、 pチャネルSIT等の種々のpチャネル半導体素子が適 用できる。

【0031】ここで、本発明の第3の特徴に係るエミッタ領域は、上アーム主力素子と下アーム出力素子との中点電位等の所定の基準電位に接続すればよい。また、エミッタ領域はスイッチング素子の第1及び第2の主電極領域よりも深く形成すれば、埋め込み絶縁膜等の底面の誘電体上に反転層が生じる条件までバイアスされると、速やかにエミッタ領域から変位電流成分を供給できるので好ましい。特にエミッタ領域が島状の半導体領域の表面から底面方向に延び、底面の誘電体に接していれば、底面から空乏層が伸びてくるとすぐにエミッタ領域に到達し、MOSトランジスタのソースから反転キャリアが流れ込むのと同様に、キャリアの「流入」が起こり、速やかに反転層が形成されるので好ましい。

【 0 0 3 2 】本発明の第3の特徴によれば、上アームドライバを構成するスイッチング素子が形成されている島状の半導体領域中にエミッタ領域を設けることにより、底面に誘電体を有するSOI構造等に固有の変位電流が、内部電源回路を経由せずに流れるようにできる。従って、高速・高電圧のスイッチングにより、急激な変位電流が流れても内部電源回路に過大な負荷を与えないようにできる。このため、安定且つ高速動作可能な、上アームドライバ/下アームドライバを有する誘電体分離集積回路の動作が保証できる。同時に、内部電源回路の小型・簡単化が容易で、チップサイズの縮小や駆動回路の消費電力の低減が可能となる。

【 0 0 3 3 】 さらに、本発明の第 3 の特徴において、底面の誘電体は、エミッタ領域と同一導電型の半導体からなる台基板の上に形成されていることが好ましい。台基板とエミッタ領域とが同一導電型である場合には、台基板側に空乏層が形成され、この空乏層容量が直列接続されることにより、寄生コンデンサの容量値が小さくなるからである。

【0034】本発明の第4の特徴は、第1の主電極が高

圧電源に接続された上アーム出力素子と、この上アーム 出力素子の第2の主電極と自己の第1の主電極とを接続 し、自己の第2の主電極が接地電位(GND)に接続さ れた下アーム出力素子と、上アーム出力素子の制御電極 に接続された上アームドライバと、下アーム出力素子の 制御電極に接続された下アームドライバと、上アームド ライバに電源電圧供給するための内部電源回路とを、同 一半導体チップ上に集積化したパワーICに関する。即 ち、このパワーICは、内部電源回路に接続された上ア ームドライバを構成するスイッチング素子が、埋め込み 絶縁膜等の底面の誘電体および側面の誘電体により隣接 する他の半導体領域と分離された島状の半導体領域中に 配置され、且つこの半導体領域は、埋め込み絶縁膜等の 底面の誘電体に起因した寄生コンデンサを流れる変位電 流成分を供給するためのエミッタ領域を少なくとも具備 することを特徴とする。ここで、スイッチング素子とし ては、第1の特徴で述べたpMOSトランジスタ、pn pバイポーラトランジスタ、pチャネルSIT等の種々 のpチャネル半導体素子が適用できる。また、上アーム 出力素子、及び/又は下アーム出力素子としては、第3 の特徴で述べた、IGBT、MOSFET、GTOサイ リスタ、SIT、SIサイリスタ等種々の出力素子が適 用できる。

【0035】ここで、本発明の第4の特徴に係るエミッタ領域は、上アーム主力素子と下アーム出力素子との中点電位等の所定の基準電位に接続すればよい。また、エミッタ領域をスイッチング素子の第1及び第2の主電極領域よりも深く形成することが好ましい。こうすれば、フローティング状態の島状の半導体領域が、中点電位の上昇に伴い、埋め込み絶縁膜等の底面の誘電体上に反転層が生じる条件までバイアスされると、速やかにエミッタ領域から変位電流成分を供給できるようにすることが出来る。特にエミッタ領域が島状の半導体領域の表面から底面方向に延び、底面の誘電体に接していれば、底面から空乏層が伸びてくるとすぐにエミッタ領域に到達し、MOSトランジスタのソースから反転キャリアが流れ込むのと同様に、キャリアの「流入」が起こり、速やかに反転層が形成されるので好ましい。

【0036】本発明の第4の特徴によれば、上アームドライバを構成するスイッチング素子が形成されている島状の半導体領域中にエミッタ領域を設けることにより、底面に誘電体を有するSOI構造等に固有の変位電流が、内部電源回路を経由せずに流れるようにできる。従って、高速・高電圧のスイッチングにより、急激な変位電流が流れても内部電源回路に過大な負荷を与えないようにできる。このため、安定且つ高速動作可能な、上アーム出力素子/下アーム出力素子/上アームドライバ/下アームドライバを同一チップ上に集積化したパワーICの動作が保証できる。同時に、内部電源回路の小型・簡単化が容易で、チップサイズの縮小や駆動回路の消費

電力の低減が可能となる。

【0037】さらに、本発明の第4の特徴において、底面の誘電体は、エミッタ領域と同一導電型の半導体からなる台基板の上に形成されていることが好ましい。台基板とエミッタ領域とが同一導電型である場合には、台基板側に空乏層が形成され、この空乏層容量が直列接続されることにより、寄生コンデンサの容量値が小さくなるからである。

#### [0038]

【発明の実施の形態】以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

【0039】(第1の実施の形態)図1は本発明の第1 の実施の形態に係る誘電体分離集積回路の回路図であ る。本発明の第1の実施の形態に係る誘電体分離集積回 路は、前述した「ハーフブリッジドライバ」と称せられ る誘電体分離 I C で、図1 に示すように、上アーム出力 素子Q」1と下アーム出力素子Q11とを直列接続した外付 けのパワーデバイスを駆動する構成である。外付けの上 アーム出力素子Q<sub>11</sub>2、下アーム出力素子Q<sub>4</sub>2として、そ れぞれ、IGBTを用いた場合の例であるが、IGBT の代わりにMOSFET、GTO、サイリスタ、SI T、SIサイリスタ等の他の出力素子でもかまわないこ とは勿論である。上アーム出力素子Qu2の一方の主電極 (第1の主電極)は高圧電源101に、下アーム出力素 子Qu2の一方の主電極(第2の主電極)は接地電位(G ND)に接続されている。そして上アーム出力素子Qu2 の他方の主電極(第2の主電極)と、下アーム出力素子 Q<sub>42</sub>の他方の主電極(第1の主電極)とが、中性点端子 Nngに接続され、この中性点端子Nngは図示を省略した 負荷に接続される。上アーム出力素子Qu2には上アーム ・リカバリーダイオードDu2が、下アーム出力素子Qd2 には下アーム・リカバリーダイオードDazが並列接続さ れている。

【0040】図1に示すように、上アーム出力素子 $Q_{u2}$ は、フローティング状態の上アームドライバ102により駆動される。すなわち外付けの上アーム出力素子 $Q_{u2}$ の制御電極には誘電体分離集積回路の上アームドライバ102の出力端子 $N_{u2}$ が接続される。一方外付けの下アーム出力素子 $Q_{d2}$ の制御電極には誘電体分離集積回路の下アームドライバ103の出力端子 $N_{d2}$ が接続される。上アームドライバ102は内部電源回路105と中性点端子 $N_{n2}$ 間に接続され、所定の電源電圧を供給される。一方下アームドライバ103は低電位側電源106と接

地電位(GND)間に接続され、所定の電源電圧を供給される。上アームドライバ102にはトランジスタQ。を介して上下相分配ロジック104から上アーム用制御信号が、下アームドライバ103には上下相分配ロジック104から直接下アーム用制御信号が入力される。

【0041】図1に示すように、上アームドライバ10 2は上アームCMOSインバータ111と上アーム・バッファアンプ121および上アーム・コントロールロジック131から構成されている。一方、下アームドライバ103は下アームCMOSインバータ112と、下アーム・バッファアンプ122および下アーム・コントロールロジック132とから構成されている。

【0042】図1に示す構成において、上アーム出力素 子 $Q_{u2}$ 、および下アーム出力素子 $Q_{d2}$ は、上アームドライバ102および下アームドライバ103により駆動され、それぞれ交互にオン/オフを行う。したがって中性 点端子 $N_{n2}$ の電位は上アーム出力素子 $Q_{u2}$ および下アーム出力素子 $Q_{d2}$ の交互のオン/オフに伴なって、接地電位 (GND) と高圧電源101の電圧レベルの間で上昇・下降を繰り返す。

【0043】図2(a)は、図1に示した本発明の第1の実施の形態に係る誘電体分離集積回路の上アームドライバの一部を取り出して示した回路図である。CMOSインバータ111はpMOSトランジスタ $Q_{pp}$ とnMOSトランジスタ $Q_{pp}$ とnMOSトランジスタ $Q_{pp}$ のソース電極(第1の主電極)は、内部電源回路105に、ドレイン電極(第2の主電極)は、nMOSトランジスタ $Q_{nn}$ のドレイン電極に接続されている。そして、pMOSトランジスタ $Q_{pp}$ の基板電極は、ソース電極に接続されると共に、バイパスダイオード $D_{bp}$ を介して中性点端子 $N_{n2}$ に接続されている。

【0044】図2(b)は、図2(a)に対応した部分 平面図で、CMOSインバータ111に着目した平面パ ターンの一例を示す。図2(b)に示すように、本発明 の第1の実施の形態に係るpMOSトランジスタQ spは、島状に形成されたn型半導体領域147中に、n MOSトランジスタQ<sub>nn</sub>はp型半導体領域157中に形 成されている。各n型半導体領域147およびp型半導 体領域157はトレンチ側壁絶縁膜6およびトレンチ埋 め込みポリシリコン7からなる素子分離領域によって互 いに分離されている。pMOSトランジスタQ。。はp<sup>+</sup> ソース領域(第1の主電極領域)141、p\*ドレイン 領域 (第2の主電極領域) 142、ドープド・ポリシリ コンゲート電極144を少なくとも含んでいる。又nM OSトランジスタQ<sub>nn</sub>はn<sup>+</sup>ソース領域151、n<sup>+</sup>ドレ イン領域152、ドープドポリシリコンゲート電極15 4を少なくとも含んでいる。さらにn型半導体領域14 7にはn+基板コンタクト領域143が形成され、内部 電源回路105からの金属配線145により、n+基板 コンタクト領域143とp<sup>+</sup>ソース領域141とが互い

に接続されている。そして、n型半導体領域147に は、p拡散層から成るpエミッタ領域242が設けられ ている。このpエミッタ領域242は、金属配線255 により中性点端子Nngに接続されている。この中点電位 の金属配線255は、p型半導体領域157中に形成さ れたp\*基板コンタクト領域153とn\*ソース領域15 1をも、互いに接続している。さらに、CMOSインバ ータ111を構成するドープドポリシリコンゲート電極 144.154は、図1に示した上アーム・バッファ・ アンプ121に、金属配線161により接続されてい る。この金属配線161によりドライブ信号がドープド ポリシリコンゲート電極144、154に入力される。 さらに、 $pMOSトランジスタQ_{pp}$ の $p^+$ ドレイン領域 142とnMOSトランジスタQnnのn+ドレイン領域 152とは金属配線262により互いに接続されてい る。そして、この金属配線262は、上アーム出力素子 Quaとして機能するIGBTのゲートに接続されてい

【0045】図3は図2(b)のB-B方向に沿った階 段断面はである。 台基板1上にSOI酸化膜 (埋め込み 絶縁膜)12を介してn型半導体領域147、半導体領 域148.149を形成したSOI構造であることは、 従来の技術と同様である。 すなわち、本発明の第1の実 施の形態に係る誘電体分離集積回路は、底面の誘電体1 2および側面の誘電体6で分離された島状の半導体領域 147を有し、この半導体領域147中に、p\*ソース 領域141、p゚ドレイン領域142、ドープド・ポリ シリコンゲート電極144を少なくとも含んだスイッチ ング素子が配置されている。このスイッチング素子は、 フローティング状態で動作するpMOSトランジスタで あり、正孔(ホール)が主電流を担うキャリアである。 そして、図3に示すように、本発明の第1の実施の形態 に係る誘電体分離集積回路では、島状の半導体領域(n 型半導体領域)147に比較的深いp拡散層から成るp エミッタ領域242を設けてある。pエミッタ領域24 2の電位は図1に示すように中性点Nngに接続してい る。そして、図3に示すように、SOI酸化膜12の上 に形成された n型半導体領域 147は、トレンチ側壁酸 化膜6およびトレンチ埋め込みポリシリコン7からなる 紫子分離領域により、他の半導体領148,149.… から誘電体分離されて構成されている。

【0046】図3に示すように、比較的深いp拡散層からなるpエミッタ領域242を設けておくと、基板電位に対して素子電位が変動した時、SOI 酸化膜(埋め込み絶縁膜)12、n型半導体領域147及び裏面電極2とで構成される寄生コンデンサ $C_{SUB}$ による変位電流  $J_d$ は主にpエミッタ領域242からのホールの注入によって供給される。このホールは中性点 $N_{n2}$ から下側のバイパスダイオード $D_{bp}$ を経由して流れ込むため、内部電源回路105を一切経由しない。そのため、従来問題にな

った変位電流 $J_a$ による内部電源電圧の低下は起こりにくくなる。

【0047】図4は本発明の第1の実施の形態に係る誘 電体分離集積回路に用いる内部電源回路105の一例と して、「ブートストラップ方式」の内部電源回路を用い た場合の回路構成の詳細を示す。ノードN5を入力端 子、ノードN<sub>6</sub>を出力端子とし、さらにノードN<sub>7</sub>を共通 端子としている。ノードN5は図1に示すようにダイオ ードD<sub>I</sub>を介して低電位側電極106に接続され、ノー ドN<sub>6</sub>は図1および図2に示すように上アームドライバ 中のp MOSトランジスタQppのソース電極(ソース領 域) 9に接続されている。又、図1においては、図示を 省略しているが、図4に示すノードN<sub>7</sub>は、上アーム回 路ブロック内ではノードNn2の中点電位に接続される。 nMOSトランジスタQIPSのゲート電極にダイオード  $D_{51}$ を介してノード $N_{6}$ の電圧がフィードバックされー 定電圧を出力することができる。ダイオードDIは上ア ーム出力素子Qu2および下アーム出力素子Qd2と同じ耐 圧を持つようにしておく。ダイオードD<sub>1</sub>との接続部分 にコンデンサ $C_I$ が入っているのが重要な点で、このコ ンデンサ $C_I$ を用いて、以下のようなブートストラップ 方式の動作を行う。

【0048】(1)下アーム出力素子 $Q_{d2}$ がオンで上アーム出力素子 $Q_{u2}$ がオフの時:中性点端子 $N_{n2}$ の電位(中点電位)は、ほぼ低電位のGNDと同電位であるから、内部電源回路105の入力にはダイオード $D_{I}$ を介してほぼ低電位側電源106の電圧がかかる。同時にコンデンサ $C_{I}$ にも電荷が充電され、コンデンサ $C_{I}$ の両端の電位はほぼ低電位側電源106の電圧に近い値となる。

【0049】(2)下アーム出力素子 $Q_{d2}$ をオフにし、上アーム出力素子 $Q_{u2}$ をオンに切り替える時:中性点端子 $N_{n2}$ の電位(中点電位)はほぼ高電圧まで引き上げられる。

【0050】内部電源回路105の入力の電位は、中性点端子 $N_{n2}$ の電位の上昇分にコンデンサ $C_I$ 内の両端の電圧が重畳された形で引き上げられる。即ち、内部電源回路105の入力にはコンデンサ $C_I$ を電源としてバイアス印加される。このとき、内部電源回路105の入力は、低電位側電源106とはダイオード $D_I$ により分離された形になる。その後、コンデンサ $C_I$ は徐々に放電を開始するので、内部電源回路105の入力電位は次第に減衰する。

【0051】実際の回路では、上アーム出力素子 $Q_{u2}$ および下アーム出力素子 $Q_{d2}$ の交互のオン/オフの周期よりも、コンデンサ $C_I$ の放電の時定数が充分大きくなるように、コンデンサ $C_I$ の容量値を選択し、コンデンサ $C_I$ の放電の完了までに(1)の状態に戻して充電し、(2)の状態へ復帰する、という動作を繰り返す。(1)から(2)の状態に変化するとき、及び(2)から(1)の状態に復帰するときにおいて、寄生コンデンサ $C_{SUE}$ による変位電

流 J, が流れる。但し、(2)から(1)の状態に復帰すると きの変位電流J。は、反転電荷が多数キャリアにより消 減するプロセスになるので、通常は誘電体分離集積回路 の動作に大きな影響を与えない。(1)から(2)の状態に変 化するときの変位電流 J<sub>d</sub>は、本発明の第1の実施の形 態に係る誘電体分離集積回路においては、主にアエミッ 夕領域242からのホールの注入によって供給される。 このホールは中性点Nngから下側のバイパスダイオード D<sub>b</sub>を経由して流れ込むため、内部電源回路105を一 切経由しない。そのため、図4に示すような簡単な内部 電源回路105の回路構成でも、従来問題になった変位 電流Jaによる内部電源電圧の低下は起こりにくくな る。即ち、図4に示すような小型の内部電源回路を用い ることにより、チップサイズの縮小ができる。また、図 4に示すような単純な回路では消費電力も少なく、駆動 回路の低消費電力化が容易となるので、システムとして の電力変換効率も高くなる。この結果、安定で、且つ高 速動作可能な高耐圧誘電体分離集積回路が実現出来る。 【10052】また、フローティング状態で動作するpM OSトランジスタQppが、内部電源回路以外の特定の内 部回路に接続されている場合においても、底面の寄生M ()S(MIS)構造に変位電流Jaが流れることによ り、この特定の内部回路に影響を及ぼし、回路パラメー タが変動することを有効に防止できるので、安定な動作 が可能な誘電体分離集積回路を提供することができる。 このようにして、フローティング状態で動作するpMO SトランジスタQ。。が、内部電源回路やその他の内部回 路に接続されている場合において、出力電圧や回路パラ メータの変動が有効に防止でき、安定且つ高速な誘電体 分離集積回路の動作ができる。同時に、内部電源回路や その他の内部回路の小型・簡単化が容易で、チップサイ ズの縮小や駆動回路の消費電力の低減が可能となる。 【0053】図3に示したSOI構造は直接接合法(Si

Ticon Direct Bonding:以下「SDB法」という)を用いて形成してもよいし、SDB法とSIMOX(Separa tionby Implanted Oxygen) 法を組み合わせてもよい。あるいはエピタキシャル成長法によって形成してもよい。地の込み絶縁膜(SOI酸化膜)12の厚みはSDB法で作成する場合は1~10μm程度が好ましい。SDB法の場合はたとえば、以下のようにすればよい。

【0054】(a) 台基板1としては不純物密度 $5\times1$   $0^{12}$  c m $^{-2}$   $\sim 1\times10^{15}$  c m $^{-2}$  程度で厚さ $250\sim60$  0 n mの n型シリコン基板を用い、この表面に熱酸化法 又はC V D法等により厚さ $1\sim10$   $\mu$ mの埋め込み絶縁 膜(SOI酸化膜) 12 を形成し、もし必要ならば、さらにその表面を鏡面に研磨する(熱酸化膜の場合は通常 鏡面研磨は不要である)。3  $\mu$ m程度以上の厚い埋め込み絶縁膜(SOI酸化膜) 12 を形成するには、高圧酸 化法等を用いても良い。

【0055】(b)次にSOI酸化膜12を介して表面

を鏡面に研磨したn-型基板(147、148、149、…)とp型シリコン(台基板)1とを貼り合わせればよい(上述したように、もともと鏡面の表面を有しているような一定の場合は、n-型基板の鏡面研磨は不要であることは言うまでもない)。また、SDB法は電圧をかけて熱処理する陽極接合法でもよい。SDB法による貼り合わせ後、n型基板(147、148、149、…)は所望の厚み、たとえば1~30μmになるように研磨し、その厚みを調整すればよい。

【0056】(c)次にnMOSトランジスタの配置用のpウェル形成工程と同時にpエミッタ領域を形成する。例えば加速電圧 $V_{ac}=50\sim150\,k$  V、ドーズ量 $1\times10^{12}$ 乃至 $5\times10^{13}\,c$  m $^{-2}$ で、 $^{11}$  B $^{+}$  をイオン注入し、所定の拡散深さになるように熱処理をすればよい。

【0057】(d) その後、熱酸化法により厚さ0.3 ~1 μmの酸化膜をn型基板(147, 148, 14 9,…)の表面に形成し、フォトリソグラフィー法を用 いて、この酸化膜に図2(b)に示すような格子状の開 口部パターンを形成する。格子状の開口部パターンは、 フォトレジストをマスクとしてCFa等を用いたRIE 法、もしくはECRエッチング法等により酸化膜をエッ チングすればよい。そして、酸化膜のエッチングに用い たフォトレジストを除去し、酸化膜をマスクとして、n 型基板(147, 148, 149, …)をCF4+O2、  $SF_6+O_2$ ,  $SF_6+H_2$ ,  $CCI_4$ ,  $ASVILSICI_4$ 等を用いたRIE法、マイクロ波プラズマエッチ法、も しくはECRエッチング法等によりエッチングし、n型 基板(147,148,149,…)中に素子分離用ト レンチ (溝)を形成する。 pエミッタ領域の中央部に素 子分離用トレンチ (溝)を形成すれば、隣接した2つの 島領域にそれぞれ、pエミッタ領域ができる。

【0058】(e)次に、熱酸化法により、素子分離用トレンチの内壁にトレンチ側壁絶縁膜(酸化膜)6を形成する。その後、不純物を添加しない多結晶シリコン、あるいは酸素を添加した多結晶シリコン(Semi-Insulating Poly-Silicon; SIPOS)等をCVDすることにより素子分離用トレンチの内部を埋め込み、化学的機械研磨(Chemical Mechanical Polising:CMP)等により表面を平坦化し、多結晶シリコン等を埋め込み、素子分離領域を形成する。素子分離用トレンチの内部には酸化膜(SiO<sub>2</sub>)や窒化膜(Si<sub>3</sub>N<sub>4</sub>)等の絶縁物を埋め込んでも良いことは勿論である。

【0059】(f)この後は、標準的なMOSプロセスやBiCMOSプロセス等のICプロセスで、pMOSトランジスタ、nMOSトランジスタ、あるいはバイポーラトランジスタ等所定の半導体素子を形成すればよい。これらの公知のICプロセスの説明は省略する。【0060】なお、上記説明では、pウェル形成工程と同時にpエミッタ領域を形成する場合を説明したが、単

独の工程で、不純物密度5×10<sup>17</sup> c m<sup>-3</sup>~1×10<sup>20</sup> c m<sup>-3</sup>程度の高不純物密度p エミッタ領域を形成してもよい。高不純物密度p エミッタ領域を形成すれば、寄生コンデンサを流れる変位電流成分となるキャリアの注入効率を高めることが出来る。また、埋め込み素子分離領域を形成後に、p エミッタ領域を形成するようなプロセス・フローでもよい。

【0061】本発明の第1の実施の形態に係る誘電体分離集積回路においては、バイアス印加時の変位電流 J。は、まず第1に埋め込み絶縁膜12の表面から上方に空乏層が広がり、電子を排出することで流れる。さらにバイアスが高くなると、図3に示すように、埋め込み絶縁膜12の表面の上方にp反転層4が生ずる条件となり、pエミッタ領域からホール(h\*)が注入される。もし、空乏層がpエミッタ領域242まで届いていない場合には、p-n接合間のビルトインボテンシャル分だけバイアスされないとホール(h\*)が注入されない。従って、原理的には、pエミッタ領域242は深いほどホール供給に効果がある。

【0062】最も極端な例では、埋め込み絶縁膜(SO I 酸化膜) 12にpエミッタ領域が到達している場合で ある。台基板1の電位でSOI酸化膜12上に反転層4 が生じる条件までバイアスされるとホールは速やかにp エミッタ領域242から供給される。図5は、台基板1 上にSOI酸化膜(埋め込み絶縁膜)12を介してn型 半導体領域147を形成したSOI構造であるが、n型 半導体領域147をほぼ貫通する程度に深く形成された pエミッタ領域243を示している。図5ではpエミッ 夕領域243は埋め込み絶縁膜12まで、完全には届い ていないが、到達していればなお望ましい。このように 深くpエミッタ領域243を形成しておくと、底面から 空乏層が伸びてくるとすぐにpエミッタ領域243に到 達する。空乏層がpエミッタ領域まで到達すると、先の 「注入」とは異なり「流入」が起こる。これはMOSト ランジスタのソースから反転キャリアが流れ込むのと同 じ原理である。したがって、先の注入の場合よりも速や かに反転層が形成され、そのキャリア供給源は中点電位 となる。そのため、内部電源回路105はより安定した ものとなる。また、図5に示したpMOSトランジスタ がフローティング状態で動作し、このpMOSトランジ スタが、内部電源回路以外の特定の内部回路に接続され ている場合においても、底面の寄生MOS(MIS)構 造に変位電流J。が流れることにより、この特定の内部 回路に影響を及ぼし、回路パラメータが変動することを 有効に防止できるので、安定な動作が可能な誘電体分離 集積回路を提供することができる。このようにして、図 5 に示した p M O S トランジスタが、内部電源回路やそ の他の内部回路に接続されている場合において、出力電 圧や回路パラメータの変動が有効に防止でき、安定且つ 高速な誘電体分離集積回路の動作ができる。同時に、内

部電源回路やその他の内部回路の小型・簡単化が容易 で、チップサイズの箱小や駆動回路の消費電力の低減が 可能となる。

【0063】図6乃至図8は、埋め込み絶縁膜(SOI

酸化膜) 12にpエミッタ領域が到達している場合であ る。図6は、pエミッタ領域243aがトレンチ側壁絶 縁膜(酸化膜)6に接している。即ち、2つのpエミッ 夕領域243a及び243bの中央部にトレンチ(溝) を形成して、面積効率向上させている。周知のように、 熱拡散においては、深さ方向の7割乃至8割が横方向に 拡散する。したがって、n型半導体領域147の厚さが 厚い場合は、埋め込み絶縁膜(SOI酸化膜)12にp エミッタ領域が到達するようにするためには、pエミッ 夕領域24 3aが横方向に拡散し、広い面積を占有する ことになる。この場合は、溝幅に比し、深さの深い、即 ち、アスペクト比の大きな拡散用トレンチを先ず形成 し、このトレンチの側壁及び底面から不純物拡散し、図 7に示すように、pエミッタ領域246を形成すればよ い。不純物拡散後、図7に示すように、トレンチの内部 を、ドープドポリシリコン、若しくはタングステン (W)、チタン(Ti)、モリブデン(Mo)等の高融 点金属からなる導電性物質247で埋めればよい。こう すれば、小さな占有面積で、アスペクト比の大きく、且 つ抵抗の低いpエミッタ領域246を形成することが出 来る。導電性物質247としては、これらの高融点金属 のシリサイド (WSi<sub>2</sub>, TiSi<sub>2</sub>, MoSi<sub>2</sub>) 等、 あるいはこれらのシリサイドを用いたポリサイドで構成 してもよい。導電性物質247は、埋め込み絶縁膜(S ○ I 酸化膜) 12に到達するように深く形成してもかま わない。図6乃至8に示すように、深くpエミッタ領域 243a、246を形成しておくことにより、空乏層が pエミッタ領域243a、246に常時接した状態であ るので、速やかに反転層が形成され、キャリアは直ち に、空乏層直下の反転層に「流入」できる。そのため、 内部電源回路105はより安定したものとなる。また、 図6乃至8に示したpMOSトランジスタがフローティ ング状態で動作し、このpMOSトランジスタが、内部 電源回路以外の特定の内部回路に接続されている場合に おいても、底面の寄生MOS (MIS) 構造に変位電流 J」が流れることにより、この特定の内部回路に影響を 及ぼし、回路パラメータが変動することを有効に防止で きるので、安定な動作が可能な誘電体分離集積回路を提 供することができる。 このようにして、 図6 乃至8 に示 したpMOSトランジスタが、内部電源回路やその他の 内部回路に接続されている場合において、出力電圧や回 路パラメータの変動が有効に防止でき、安定且つ高速な 誘電体分離集積回路の動作ができる。同時に、内部電源 回路やその他の内部回路の小型・簡単化が容易で、チッ プサイズの縮小や駆動回路の消費電力の低減が可能とな る。

【0064】図8は、拡散用トレンチを形成し、この拡散用トレンチの側壁から横方向に不純物拡散し、pエミッタ領域248a及び248bを形成し、その後、拡散用トレンチ部に素子分離用トレンチを形成した構造を示す。図8に示すように、深くpエミッタ領域248a及び248bを形成しておくと、速やかに反転層が形成され、反転層にキャリアが流入できる。そのため、内部電源回路105の出力電圧の変動、或いは内部電源回路以外の特定の内部回路に接続されている場合はその内部回路の回路パラメータの変動が有効に防止でき、安定且つ高速な誘電体分離集積回路の動作ができる。

【0065】図8に示すような、深いpエミッタ領域248a及び248bを有する誘電体分離集積回路は、図9乃至図14に示す工程平面図及び断面図に示す方法で製造できる。

【0066】(a)先ず、前述と同様に、SDB法等に より、台基板1の上に、埋め込み絶縁膜(SOI酸化 膜) 12を介して、厚さ10~50μmのn型基板34 6を形成したSOI基板を用意する。更に、n型基板3 46の表面に、熱酸化法により厚さ $0.3 \sim 1 \mu m$ の酸 化膜347を形成し、フォトリソグラフィー法を用い て、この酸化膜347の一部に図9(a)に示すような 矩形の開口部を形成する。矩形の開口部は、フォトレジ ストをマスクとしてRIE法、もしくはECRエッチン グ法等により酸化膜347をエッチングすればよい。そ して、酸化膜347のエッチングに用いたフォトレジス トを除去し、酸化膜347をマスクとして、RIE法等 によりエッチングし、図9(b)に示すような拡散用ト レンチ348を形成する。拡散用トレンチ348は、埋 め込み絶縁膜(SOI酸化膜)12に到達しても良く、 底部に厚さ1~2μmのn型基板346が残存するよう にしても良い。図9(b)は、図9(a)のB-Bに沿 った階段断面図である。

【0068】(c) その後、フォトリソグラフィー法を用いて、この酸化膜347に図11(a)に示すような格子状の開口部パターンを形成する。格子状の開口部パターンは、フォトレジストをマスクとしてRIE法、もしくはECRエッチング法等により酸化膜347をエッチングすればよい。そして、酸化膜347のエッチングに用いたフォトレジストを除去し、酸化膜347をマス

クとして、n型基板346をRIE法等によりエッチングし、n型基板346中に素子分離用トレンチ(溝)351を形成する。この結果、図11(a)及び12Bに示すように、pエミッタ領域349の中央部に素子分離用トレンチ(溝)351が形成され、隣接した2つの島領域147、149にそれぞれ、pエミッタ領域248a、248bができる。図11(b)は、図11(a)のB-Bに沿った階段断面図である。

【0069】(d)次に、図12(a)及び13Bに示すように、熱酸化法により、素子分離用トレンチ351の内壁にトレンチ側壁絶縁膜(酸化膜)6を形成する。図12(b)は、図12(a)のB-Bに沿った階段断面図である。その後、不純物を添加しない多結晶シリコン、あるいは酸素を添加した多結晶シリコン(Semi-Insulating Poly-Silicon;SIPOS)等をCVD法により堆積し、CMP法等により表面を平坦化することによりトレンチ埋め込みポリシリコン7を素子分離用トレンチの内部に埋め込み、素子分離領域を形成する。トレンチ埋め込みポリシリコン7の代わりに、酸化膜(SiO2)や窒化膜(Si3N4)等の絶縁物を素子分離用トレンチ351に埋め込んでも良いことは勿論である。

【0070】(e)この後、島領域147の表面の全面 に窒化膜を形成して、フォトリソグラフィー法を用い て、素子形成領域及び n+基板コンタクト領域143形 成予定部の表面にのみ窒化膜を残存させる。この窒化膜 をマスクとして、島領域147の表面にフィールド酸化 膜3を形成する。 窒化膜マスクを形成した素子形成領域 及びn\*基板コンタクト領域143形成予定部には、フ ィールド酸化膜3は形成されない。そして、窒化膜を除 去してから、素子形成領域及びn+基板コンタクト領域 143形成予定部に、ゲート酸化膜331を形成する。 次に、ゲート酸化膜331の上の全面にCVD法により ポリシリコン膜を400mm程度堆積する。そして、フ ォトレジスト膜をポリシリコン膜上に形成し、フォトリ ソグラフィー法によりフォトレジスト膜をパターニング する。そして、このフォトレジスト膜をマスクとして、 図13(a)及び14Bに示すように、RIEなどによ りポリシリコン膜をエッチングして、ゲート電極144 を形成する。図13(b)は、図13(a)のB-Bに 沿った階段断面図である。その後、フォトレジスト膜3 9を除去する。次に、新たなフォトレジスト膜で素子形 成領域等をカバーし、n+基板コンタクト領域143形 成予定部に選択的に砒素(As)をドーズ量1015cm -2のオーダーでイオン注入する(このとき n MOSFE Tのソース・ドレイン領域にも砒素(As)をイオン注 入する)。その後、図13(a)及び14Bに示すよう に、更に新たなフォトレジスト膜332でn+基板コン タクト領域143及びnMOSFETのソース・ドレイ ン領域をカバーする。そして、ポリシリコンゲート電極 144をマスクとして、自己整合的に、ボロン(B)を

ドーズ量 $10^{15}$  c m<sup>-2</sup>のオーダーでイオン注入する。この時、ポリシリコンゲート電極144にもボロン(B)がイオン注入される。その後、フォトレジスト膜332を除去する。

【0071】(f)ついで、n型半導体領域147を、 加熱処理し、この熱処理により不純物を所定の深さまで 拡散し、図14(a)及び15Bに示すように、p\*ソ ース領域141、p\*ドレイン領域142及びn\*基板コ ンタクト領域143を形成する。図14(b)は、図1 4(a)のB-Bに沿った階段断面図である。この時、 ポリシリコンゲート電極144に注入されたボロン (B) も活性化されるので、ポリシリコンゲート電極1 44が低抵抗化する。次に、層間絶縁膜333を堆積さ せる。この表面に、フォトリソグラフィー法を用いてパ ターニングされたフォトレジスト膜をマスクにして、R I E若しくはECRイオンエッチング等により層間絶縁 膜333をエッチングし、コンタクト孔を形成する。そ の後、このコンタクト孔の形成に用いたフォトレジスト 膜47を除去し、スパッタリング法又は電子ビーム蒸着 法等によりアルミニウム合金膜(Al-Si, Al-C u-Si)を形成する。この上に、フォトリソグラフィ 一法を用いて、フォトレジスト膜のマスクを形成し、こ のマスクを用いて、金属配線145,161,262, 263を形成すれば、アスペクト比が大きく、深いpエ ミッタ領域248 a及び248 bを有した誘電体分離集 積回路が完成する。

【〇〇72】図15は本発明の第1の実施の形態に係る 誘電体分離集積回路の変形例の平面図で、図2(b)と はpエミッタ領域244の位置が異なる。pエミッタ領 域244は、金属配線256により中性点端子Nn2に接 続されている。この中点電位の金属配線256は、p型 半導体領域157中に形成されたp<sup>+</sup>基板コンタクト領 域153と n・ソース領域151をも、互いに接続して いる。n型半導体領域147には、n<sup>+</sup>基板コンタクト 領域143が形成され、内部電源回路105からの金属 配線145により、n+基板コンタクト領域143とp+ ソース領域141とが互いに接続されていることは図2 (b)と同様である。さらに、図15に示すCMOSイ ンバータ111を構成するドープドポリシリコンゲート 電極144,154には、金属配線261が接続され、 この金属配線261によりドライブ信号が入力される。 そして、pMOSトランジスタのp<sup>†</sup>ドレイン領域14 2とnMOSトランジスタのn<sup>+</sup>ドレイン領域152と は金属配線263により互いに接続され、この金属配線 262は、上アーム出力素子のゲートに接続されてい る。このようにpエミッタ領域は素子分離領域(6, 7) で囲まれた島状のn-型半導体領域147中の任意 の位置、即ち「空きスペース」に配置することができ、 特に島状のn-型半導体領域147の面積を大きくする 必要はない。

【0073】従って、素子分離領域(6.7)で囲まれた島状のn-型半導体領域147.149.157.159, ……のそれぞれの周辺部、即ち、それぞれのn-型半導体領域147.149.157.159, ……を取り囲むように、それぞれのn-型半導体領域147.149.157.159, ……とそれぞれの素子分離領域(6.7)との界面にそれぞれドーナツ状のpエミッタ領域を形成しても良い。このようにそれぞれの島状のn-型半導体領域147.149,157.159. ……を取り囲むようにドーナツ状のpエミッタ領域を形成しても良い。

【0074】(イ) 先ず、前述したようにSOI 基板を 用意し、n型基板の表面に格子状の素子分離用トレンチ (溝)を形成する。この格子状の素子分離用トレンチ (溝)は、先ず拡散用トレンチとして機能させる。

【0075】(ロ)即ち、この拡散用トレンチの側壁及び底面から、BN等の固体ソース若しくはBBr3等の液体ソースを用いた気相拡散(プレデポジション)を行う。あるいは、気相拡散の代わりに、SOI基板を回転しながら、各側面に斜めイオン注入をする。そして、気相拡散(プレデポジション)若しくは斜めイオン注入の後、熱処理をしてそれぞれの島状のn-型半導体領域147、149、157、159、・・・・・・を取り囲むようにドーナツ状のpエミッタ領域を形成する。結果としては、pエミッタ領域の中央部に素子分離用トレンチを形成され、素子分離用トレンチのすべての側壁にpエミッタ領域ができる。

【〇〇76】(ハ)この側壁にpエミッタ領域が形成された素子分離用トレンチの内壁に、トレンチ側壁絶縁膜(酸化膜)を熱酸化法等により形成する。その後、不純物を添加しない多結晶シリコン、SIPOS等をCVD法により堆積することにより素子分離領域を形成する。この後の説明は前述と重複するので省略する。

【0077】以上のような製造工程によれば、案子分離 用トレンチと拡散用トレンチとは同時に形成したことに なるので、工程数が削減できる。

【0078】(第2の実施の形態)図16(a)乃至図16(c)は本発明の第2の実施の形態に係る誘電体分離集積回路の中性点端子Nn2の電位(中点電位)依存性を示す部分断面図である。図16(a)乃至図16(c)に示すように、本発明の第2の実施の形態に係る誘電体分離集積回路は、底面の誘電体12および側面の誘電体6で分離された島状の半導体領域(n-半導体領域)147と、この半導体領域147中に配置されたフローティング状態のスイッチング素子(pMOSトランジスタ)と、スイッチング素子とは離間した位置において、n-半導体領域147中に配置された、スイッチング素子の主電流となるキャリアと同一の導電型キャリア

を n - 半導体領域 1 4 7 に注入させるためのエミッタ領

域245とを少なくとも具備している。即ち、図16 (a) 乃至図16(c) は、上アームドライバの出力段 CMOSインバータを構成するpMOSトランジスタの 断面図である。

【0079】図3に示した第1の実施の形態に係る誘電体分離集積回路と同様に、台基板1上にSOI酸化膜(埋め込み絶縁膜)12を介してn-半導体領域147を形成したSOI構造の誘電体分離集積回路であるが、図16(a)乃至図16(c)では、台基板1の図示を省略している。そして、SOI酸化膜(埋め込み絶縁膜)12、n-半導体領域147及び裏面電極2(図3参照)とで構成される寄生コンデンサC<sub>SUB</sub>でシンボリックにSOI構造を示している。

【0080】本発明の第2の実施の形態に係る誘電体分 確集積回路の基本的な回路構成は、図1と同様である。 が、図16(a) 乃至図16(c) の部分断面図に示す ように、n-半導体領域147中にnウェル246が形 成され、この内部にpMOSトランジスタが形成されて いる。すなわちnウェル246中に、p\*ソース領域 (第1の主電極領域) 141およびp+ドレイン領域 (第2の主電極領域) 142が配置されている。一方n - 半導体領域147のnウェル246とは離間した位置 にpエミッタ領域245が、ほぼnウェル246と同程 度の深さに、深く形成されている。さらに、図示を省略 しているが、nウェル246にはn+基板コンタクト領 域が形成され、内部電源回路からの金属配線により、n †基板コンタクト領域とp\*ソース領域141とが互いに 接続されている。内部電源回路は、図4に示したような ブートストラップ方式の簡単な回路である。中性点端子 N<sub>n2</sub>の電位(中点電位)が引き上げられると、内部電源 回路の入力に接続されたコンデンサ $C_T$ (図1参照)を 介して、n\*基板コンタクト領域とp\*ソース領域141 の電位は、ほぼ高電圧まで引き上げられる。

【0081】図16(b)は、図16(a)よりも中点電位が高い場合で、中点電位が高くなると、フローティング状態のn-半導体領域147には、SOI酸化膜(埋め込み絶縁膜)12からの空乏層5が上方に延びてくる。本発明の第2の実施の形態ではSOI酸化膜12から伸びる空乏層5を、図16(b)に示すようにnウェル246の底部の位置で止め、p\*ソース領域141まで到達させない。

【0082】図16(b)よりも、更に中点電位を高くしても、空乏層5の伸びはnウェル246の底部の位置で止まったままである。図16(c)は、図16(b)よりも、更に中点電位が高い場合であり、図16(b)と同様に、空乏層5の伸びがnウェル246の底部の位置に維持されていることが示されている。しかし、更に中点電位が高くなることにより、SOI酸化膜12の上部近傍に正孔(ホール)が蓄積され、p反転層4が形成されている。そのように空乏層5の伸びがnウェル24

6の底部の位置止まってはいるが、空乏層5の下部にp 反転層4が形成された状態で、pエミッタ領域245と 接地電位 (GND) との間の電位差が、正確にはpエミッタ領域245と n-半導体領域147との間の電位差が、pエミッタ領域245と n-半導体領域147との間のビルトインポテンシャル分を越えるとpエミッタ領域245から n-半導体領域147を介して空乏層5へ、さらには、空乏層5を介してその下部にp反転層4にホールの注入が生じ、内部電源回路の出力の変動を抑えることができる。

【0083】このように、発明の第20実施の形態に係る誘電体分離集積回路においては、寄生コンデンサC sub を流れるこの変位電流  $J_d$  は、主にp エミッタ領域 245 からのホールの注入によって供給される。そのため、図4 に示すような簡単な回路構成でも、従来問題になった変位電流  $J_d$  による内部電源電圧の低下は起こりにくくなる。また、図16(a) 乃至図16(c) の部分断面図に示したp MOSトランジスタがフローティング状態で動作し、このp MOSトランジスタが、内部電源回路以外の特定の内部回路に接続されている場合においても、底面の寄生 MOS (MIS) 構造に変位電流  $J_d$  が流れることにより、この特定の内部回路に影響を及ぼし、回路パラメータが変動することを有効に防止できるので、安定な動作が可能な誘電体分離集積回路を提供することができる。

【0084】このようにして、図16(a)乃至図16(c)の部分断面図に示したpMOSトランジスタが、内部電源回路やその他の内部回路に接続されている場合において、出力電圧や回路パラメータの変動が有効に防止でき、安定且つ高速な誘電体分離集積回路の動作ができる。同時に、内部電源回路やその他の内部回路の小型・簡単化が容易で、チップサイズの縮小が可能となる。また、単純で小型の内部電源回路やその他の内部回路でが採用できるので、内部電源回路やその他の内部回路の消費電力も少なくなる。このため、出力素子の駆動回路の低消費電力化が容易となり、システムとしての電力変換効率も高くなる。この結果、安定で、且つ高速動作可能な高耐圧誘電体分離集積回路が実現出来る。

【0085】(第3の実施の形態)図17(a)は、本発明の第3の実施の形態に係る誘電体分離集積回路を説明するための比較用の等価回路図であり、図3に示した上アームドライバ102を構成するCMOSインバータ111及びこのインバータ111の寄生コンデンサを示す。図17(a)に示すように、CMOSインバータ11はpMOSトランジスタ $Q_{p1}$ とnMOSトランジスタ $Q_{n1}$ とから構成され、その出力が上アーム出力素子 $Q_{n1}$ としての1GBTのゲートに入力されている。図17(b)はこのCMOSインバータ111のpMOSトランジスタ $Q_{p1}$ に着目した模式的な断面図である。

【0086】図17(b)に示すように、n型の台基板

1の上に設けられたSOI酸化膜(埋め込み絶縁膜)1 2により底面を、素子分離用のトレンチ側壁絶縁膜(酸 化膜)6で側面を分離された島状の半導体領域(n-半 導体領域)147中に、フローティング状態のpMOS トランジスタQ。」が配置されている。このpMOSトラ ンジスタQp1は、n<sup>-</sup>半導体領域147中に、n<sup>+</sup>基板コ ンタクト領域143. p \* ソース領域141および p \* ド レイン領域142が配置され、内部電源回路105から の金属配線により、正電位が n+基板コンタクト領域 1 43とp\*ソース領域141に供給されている。n型の 台基板1の裏面に形成された裏面電極2は通常接地電位 にされるので、正電位の内部電源回路105から見れ ば、裏面電極2は負電位である。このようなバイアス状 態においては、SOI酸化膜12の上面には、反転層4 が形成され、さらに反転層4とp\*ソース領域141と の間には空乏層5が形成されている。SOI酸化膜12 の下面には、電子が蓄積され蓄積層8が形成されてい る。従って、図17(b)に示したSOI構造において は、SOI酸化膜12をキャパシタ絶縁膜とするコンデ ンサCox、及びp<sup>+</sup>ソース領域141とSOI酸化膜1 2の間に形成された空乏層容量Canとの直列接続からな る寄生コンデンサCsupが形成されることとなる。この ような、寄生コンデンサCsubを有すると、既に説明し たように、ため、中点電位の電圧変動率dV/dtが数 kV/μsec以上にスイッチング速度が速くなってく ると、寄生コンデンサCsuBに流れる変位電流 Jaが大き くなってくる。

【0087】図18(a)は、本発明の第3の実施の形 態に係る誘電体分離集積回路の上アームドライバを構成 するCMOSインバータ111の近傍のみを示す回路図 である。図17(a)と同様に、CMOSインバータ1 11はpMOSトランジスタQ。」とnMOSトランジス

で示されるのに対し、p型の台基板1を用いた場合に

で示される。(1)式と(2)式とを比較すれば、p型 の台基板1を用い、台基板1側に空乏層を形成すること により、Csubpを顕著に減少させることが可能であるこ とが分かる。そして、Csuboが減少することにより、中 点電位の電圧変動率dV/dtが数kV/μsec以上 に大きくなっても、寄生コンデンサCsubpに流れる変位 電流Jaがあまり大きくならないので、内部電源回路の 出力の変動を抑えることができる。

【0089】さらに、p型の台基板1の比抵抗を数十Ω  $\cdot c$  m乃至k  $\Omega \cdot c$  m、あるいはこれ以上の高抵抗にする ことにより、Csubcに直列に接続される等価抵抗Rsub が大きくなり、変位電流Jaを更に小さくできる。p型 の台基板1を高比抵抗にすることにより、空乏層は、p 型の台基板1の下方により厚く拡がる。数kΩ・cm以 上の高比抵抗において、所定の高電圧が印加されれば、

タ $Q_{n1}$ とから構成され、その出力が上アーム出力素子Q viとしてのIGBTのゲートに入力されている。しか し、図17(a)と異なり、pMOSトランジスタQp1 のソースには、空乏層容量 $C_{dn}$ 、コンデンサ $C_{0X}$ 、及び 空乏層容量Capとの直列接続からなる寄生コンデンサC SUEが接続されている。

【0088】図18(b)は、これらの空乏層容量  $C_{dn}$ 、コンデンサ $C_{0X}$ 、及び空乏層容量 $C_{dp}$ を説明する ための、pMOSトランジスタQplに着目した模式的断 面図である。図18(b)に示すように、本発明の第3 の実施の形態に係る誘電体分離集積回路は、p型の台基 板1を用いている点で、図17(b)とは異なる。この pMOSトランジスタQp1の構造は、基本的に図17 (b)と同一であり、正電位がn+基板コンタクト領域 143とp\*ソース領域141に供給されている。n型 の台基板1の裏面に形成された裏面電極2は通常接地電 位にされるので、正電位の内部電源回路105から見れ ば、裏面電極2は負電位である。このようなバイアス状 態においては、SOI酸化膜12の上面には、反転層4 が形成され、さらに反転層4とp+ソース領域141と の間には空乏層5が形成されている。しかし、p型の台 基板1を用いているため、図17(b)とは異なり、S ○Ⅰ酸化膜12の下面には、空乏層9が形成されてい る。従って、図18(b)に示したSOI構造において は、p<sup>+</sup>ソース領域141とSOI酸化膜12の間に形 成された空乏層容量Cdn、SOI酸化膜12をキャパシ タ絶縁膜とするコンデンサCox、及びSOI酸化膜12 の下面に形成された空乏層容量Capとの直列接続からな る寄生コンデンサCsugが形成されることとなる。つま り、n型の台基板1を用いた場合には、寄生コンデンサ の容量Csuanは、

 $1/C_{SUBn} = 1/C_{dn} + 1/C_{OX} \cdots (1)$ 

は、寄生コンデンサの容量Csub。は、

 $1/C_{SUBp} = 1/C_{dn} + 1/C_{0x} + 1/C_{dp} + \cdots$  (2)

p型の台基板1のほぼ全体が空乏化出来る。従って、空 乏層幅の増大に伴い、CSUBpの減少がより顕著になる。 【0090】このように、本発明の第3の実施の形態に 係る誘電体分離集積回路においては、Csubpの値の減少 に伴い、寄生コンデンサCsuBoを流れる変位電流Jaが 相対的に小さくなるので、図4に示すような簡単な回路 構成でも、従来問題になった変位電流Jaによる内部電 源電圧の低下は起こりにくくなる。また、図18に示し たpMOSトランジスタは、内部電源回路105に接続 されている場合であるが、より一般的には、フローティ ング状態で動作するPMOSトランジスタが、内部電源 回路以外の特定の内部回路に接続されている場合におい ても、Csubpの値の減少に伴い、寄生コンデンサCsubp を流れる変位電流Jaが相対的に小さくなるので、この 特定の内部回路に影響を及ぼし、回路パラメータが変動

することを有効に防止できるので、安定な動作が可能な 誘電体分離集積回路を提供することができる。

【0091】このようにして、図18に示したpMOS トランジスタが、内部電源回路やその他の内部回路に接 続されている場合において、出力電圧や回路パラメータ の変動が有効に防止でき、安定且つ高速な誘電体分離集 積回路の動作ができる。同時に、内部電源回路やその他 の内部回路の小型・簡単化が容易で、チップサイズの縮 小が可能となる。また、単純で小型の内部電源回路やそ の他の内部回路でが採用できるので、内部電源回路やそ の他の内部回路の消費電力も少なくなる。このため、出 力素子の駆動回路の低消費電力化が容易となり、システ ムとしての電力変換効率も高くなる。この結果、安定 で、且つ高速動作可能な高耐圧誘電体分離集積回路が実 現出来る。

【0092】図19は、本発明の第3の実施の形態の変 形例に係る誘電体分離集積回路の一部を示す断面図であ り、図6に示した本発明の第1の実施の形態の変形例に 係る誘電体分離集積回路において、p型の台基板1を用 い、SOI酸化膜12の下面に、空乏層9を構成した例 である。図18(b)と同様に、p+ソース領域141 とSOI酸化膜12の間に形成された空乏層容量Ca.、 SOI酸化膜12をキャパシタ絶縁膜とするコンデンサ Cax、及びSOI酸化膜12の下面に形成された空乏層 容量Cdoとの直列接続からなる寄生コンデンサCsurが 形成されることとなり、Csusoが減少するので、寄生コ ンデンサCsugoに流れる変位電流Jaがあまり大きくな らない。しかも、変位電流  $J_a$ は、中性点  $N_{n2}$  に接続さ れたpエミッタ領域242からのホールの注入によって 供給されるため、内部電源回路105の電圧の低下を抑 えることができる。

【0093】図20は、本発明の第3の実施の形態の他 の変形例に係る誘電体分離集積回路の一部を示す断面図 であり、図16(a)乃至(c)に示した本発明の第2

で表される。ここで、CoxiはSOI酸化膜12aをキ ャパシタ絶縁膜とするコンデンサの容量値、Cox2はS ○Ⅰ酸化膜12aをキャパシタ絶縁膜とするコンデンサ の容量値である。2層のSOI酸化膜12a及び12c を形成することにより、容量 Cox が小さくなり、 Csubo を顕著に減少することが分かる。さらに、台基板1側に 空乏層を形成することにより、Csuboを減少させること が可能である。従って、寄生コンデンサCsubcに流れる 変位電流J』があまり大きくならないので、内部電源回 路の出力の変動を抑えることができる。しかも、変位電 流Jaは、中性点Naoに接続されたpエミッタ領域24 2からのホールの注入によって供給されるため、内部電 源回路105の電圧の低下を無視できる程度に抑えるこ とができる。

【0095】 (第4の実施の形態) 本発明の第1乃至第

の実施の形態に係る誘電体分離集積回路において、p型 の台基板1を用い、SOI酸化膜12の下面に、空乏層 9を構成した例である。図20の断面図に示すように、 n-半導体領域147中にnウェル246が形成され、 この内部にpMOSトランジスタが形成されている。S ○ I 酸化膜12から伸びる空乏層5は、図20に示すよ うに n ウェル 246の底部の位置で止められ、p+ソー ス領域141まで到達させない構造である。図18 (b) と同様に、p\*ソース領域141とSOI酸化膜 12の間に形成された空乏層容量C<sub>dn</sub>、SOI酸化膜1 2をキャパシタ絶縁膜とするコンデンサCox、及びSO I酸化膜12の下面に形成された空乏層容量Cdoとの直 列接続からなる寄生コンデンサCsugが形成されること となり、Csubpが減少するので、寄生コンデンサCsubp に流れる変位電流Jaがあまり大きくならない。しか も、変位電流 Jaは、中性点 Nngに接続されたpエミッ 夕領域245らのホールの注入によって供給されるた め、内部電源回路105の電圧の低下を抑えることがで

【0094】なお、寄生コンデンサCsumの容量値を小 さくするためには、SOI酸化膜をキャパシタ絶縁膜と するコンデンサCnxの容量値を小さくすることも有効で ある。図21は、本発明の第3の実施の形態のさらに他 の変形例に係る誘電体分離集積回路の一部を示す断面図 であり、コンデンサCoxの容量値を小さくするために、 高導電層12bを挟んで、第1のSOI酸化膜12a及 び第2のSOI酸化膜12cを形成した構造を示す。高 導電層12bとしては、ドープドポリシリコン、W、T i、Mo等の高融点金属、これらのシリサイド(WSi 2、TiSi2、MoSi2)等、あるいはこれらのシリ サイドを用いたポリサイド等が採用できる。図21に示 すように、2層のSOI酸化膜12a及び12cを形成 することにより、この2層のSOI酸化膜12a及び1 2 c の容量 C<sub>ox</sub> は、

### $1/C_{0X} = 1/C_{0X1} + 1/C_{0X2} \cdots (3)$

3の実施の形態に係るパワー I Cでは、ハーフブリッジ ドライバと称せられる制御回路からなる誘電体分離IC で、外付けの出力素子を駆動する構成を説明したが、出 力素子は制御回路と同一の半導体チップ上に集積化して も良い。図22に示す本発明の第4の実施の形態の誘電 体分離集積回路は、出力素子 (パワーデバイス) まで含 んで同一の半導体チップ上に集積化したものである。こ れはDCブラシレスモータなどを駆動するための回路 で、U/V/Wの3つの出力系を持つ。図22に示すよ うに、出力U用の上アーム出力素子Quuと下アーム出力 素子Qauとの直列接続回路、出力V用の上アーム出力素 子Quvと下アーム出力素子Qdvとの直列接続回路、及び 出力W用の上アーム出力素子Quyと下アーム出力素子Q dw との直列接続回路の3相の出力回路を、これらを駆動 するための制御回路と同一の半導体チップ上に集積化し

ている。上アーム出力素子QuU、QuV、QuW及び下アー ム出力素子Qau、Qau、Qauとして、それぞれ、図22 に示したIGBT以外にMOSFET、GTOサイリス 夕、SIT、SIサイリスタ等の他の出力素子を用いて もかまわない。上アーム出力素子Quu、Quv、Quwのそ れぞれの一方の主電極は高圧電源101に、下アーム出 力素子Qau、Qau、Qauのそれぞれの一方の主電極は接 地電位(GND)に接続されている。そして上アーム出 力素子Quuの他方の主電極と、下アーム出力素子Quuの 他方の主電極とが、中性点端子Nnuに、上アーム出力素 子Quvの他方の主電極と、下アーム出力素子Quvの他方 の主電極とが、中性点端子Nnvに、上アーム出力素子Q инの他方の主電極と、下アーム出力素子Qинの他方の主 電極とが、中性点端子Nnwに接続され、このそれぞれの 中性点端子N<sub>nV</sub>、N<sub>nV</sub>、N<sub>nW</sub>は図示を省略した3相の負 荷に接続される。

【0096】図22に示すように、上アーム出力素子Q υUは、フローティング状態の上アームドライバ302U により駆動され、上アーム出力素子Quoは、フローティ ング状態の上アームドライバ302Vにより、上アーム 出力素子Quwは、フローティング状態の上アームドライ バ302Wにより駆動される。すなわち上アーム出力素 子Quu、Quu、Quuのそれぞれの制御電極には上アーム ドライバ302U、302V、302Wの出力端子が接 続される。一方下アーム出力素子Qdu、Qdv、Qdwのそ れぞれの制御電極には、下アームドライバ303U、3 ○3V、303Wの出力端子が接続される。上アームド ライバ302Uは内部電源回路105Uと中性点端子N nu間に接続され、上アームドライバ302Vは内部電源 回路105Uとは独立した他の内部電源回路と中性点端 子N<sub>n</sub>v間に接続され、上アームドライバ302Wは内部 電源回路105Uとは独立した更に他の内部電源回路と 中性点端子Nnw間に接続され、それぞれ所定の電源電圧 を供給される。それぞれの内部電源回路は、前述したブ ートストラップ方式の簡単な回路である。内部電源回路 105Uは、ダイオードD<sub>IU</sub>を介して低電位側電極10 6に接続され、ダイオードD<sub>IU</sub>との接続部分にコンデン サCIUが入っている。V相及びW相用の他の独立した内 部電源回路にもそれぞれ、ダイオードDıuとは異なる他 のダイオード、及びコンデンサCIUとは異なる他のコン デンサが接続されている。

【0097】一方下アームドライバ303U、303 V、303Wは、それぞれ低電位側電源106と接地電位(GND)間に接続され、それぞれ所定の電源電圧を供給される。上アームドライバ302UにはトランジスタQcuを介して上下3相分配ロジック304から上アーム用制御信号が、下アームドライバ303Uには上下3相分配ロジック304から直接下アーム用制御信号が入力される。同様に、上アームドライバ302V、302 Wにはトランジスタを介して上下3相分配ロジック30

4から上アーム用制御信号が、下アームドライバ303 V、303Wには上下3相分配ロジック304から直接 下アーム用制御信号が入力される。

【0098】図22に示すように、上アームドライバ302Uは上アームCMOSインバータ311と上アーム・バッファアンプ321および上アーム・コントロールロジック331から構成されている。一方、下アームドライバ303Uは下アームCMOSインバータ312と、下アーム・バッファアンプ322および下アーム・コントロールロジック332とから構成されている。図示を省略しているが、上アームドライバ302V、303Wも同様な構成であることは勿論である。

【0099】図22に示す構成において、上アーム出力素子 $Q_{uU}$ 、 $Q_{uV}$ 、 $Q_{uV}$  及び下アーム出力素子 $Q_{dU}$ 、 $Q_{dV}$  、 $Q_{dV}$  は、それぞれ上アームドライバ302U、302V、302Wおよび下アームドライバ303U、303V、303Wにより駆動され、それぞれ交互にオン/オフを行う。したがって中性点端子 $N_{nU}$ 、 $N_{nV}$ 、 $N_{nW}$ の電位は上アーム出力素子 $Q_{uU}$ 、 $Q_{uV}$ 、 $Q_{uV}$  及び下アーム出力素子 $Q_{dU}$ 、 $Q_{dV}$  、 $Q_{dW}$  Q $_{u2}$ の交互のオン/オフに伴なって、接地電位(GND)と高圧電源101の電圧レベルの間で上昇・下降を繰り返す。

【0100】このため、それぞれの出力系の上アーム内の回路302U、303V、303Wは第1の実施の形態で説明したハーフブリッジドライバの場合とほぼ同様の、寄生コンデンサ $C_{SUB}$ を流れる変位電流 $J_{4d}$ による内部電源電圧の低下問題が懸念される。本発明の第4の実施の形態に係るパワーICでは、上アーム内の回路302U、303V、303Wを構成するCMOSインバータには、それぞれバイパスダイオード $D_{bp}$ が接続され、このバイパスダイオード $D_{bp}$ を介して介して中性点端子 $N_{nU}$ 、 $N_{nV}$  、 $N_{nW}$  に接続されている。図22では、上アームドライバ302Uのみが図示されているので、この上アームドライバ302Uで説明する。

【0101】即ち、図22に示すように、上アームドライバ302Uを構成するCMOSインバータ311はpMOSトランジスタとnMOSトランジスタとから構成されている。pMOSトランジスタのソース電極(第1の主電極)は、内部電源回路105Uに、ドレイン電極(第2の主電極)は、nMOSトランジスタのドレイン電極に接続されている。そして、pMOSトランジスタの基板電極は、ソース電極に接続されると共に、バイパスダイオードDbpを介して中性点端子Nnuに接続されている。

【0102】このバイパスダイオードD<sub>bp</sub>は、図3、図5又は図16(a)-Cのようにpエミッタ領域を設け、このpエミッタ領域を中性点端子N<sub>nU</sub>に接続すればよい。具体的には、スイッチング素子としてのpMOSトランジスタを、埋め込み絶縁膜等の底面の誘電体およ

び側面の誘電体により隣接する他の半導体領域と分離された島状の半導体領域中に配置し、さらにこの半導体領域に、pエミッタ領域を形成して、埋め込み絶縁膜等の底面の誘電体に起因した寄生コンデンサを流れる変位電流成分を供給すればよい。pエミッタ領域を中点電位に接続することで、変位電流J<sub>4</sub>による内部電源回路105Uの電圧の低下を防ぐことができる。

【0103】このように、発明の第4の実施の形態に係るパワーICにおいては、寄生コンデンサCsubを流れる変位電流Jaは、主にバイパスダイオードDbpからのホールの注入によって供給される。そのため、図4に示すような簡単な内部電源回路の回路構成でも、従来問題になった変位電流Jaによる内部電源電圧の低下は起こりにくくなる。図示を省略したV相及びW相についても同様である。従って、各相の内部電源回路の小型化により、チップサイズの小型化ができる。また、このような単純な回路では消費電力も少なく、出力素子の駆動回路の低消費電力化が容易となり、システムとしての電力変換効率も高くなる。この結果、安定で、且つ高速動作可能な高的圧誘電体分離集積回路が実現出来る。

【 0 1 0 4 】 (その他の実施の形態) 上記のように、本発明は第 1 内至第 4 実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなるう

【0105】例えば、上記の第1乃至第4の実施の形態 の説明においては、正の高圧電源に上アーム出力素子を 接続し、上アーム出力素子の制御電極に接続された上ア ームドライバがフローティング状態となる場合について 説明したが、これに限られるものではない。同様の技術 的思想は、フローティング状態となる半導体素子が接続 される内部電源回路やその他の内部回路をもち、SOI 構造を構成する台基板の電位からの変動による変位電流 が、これらの内部電源回路やその他の内部回路の動作に 影響を及ぼ素ような回路構成を含む誘電体分離集積回路 であれば適用可能であるので、他の電位関係を有する誘 電体分離集積回路であっても勿論よい。即ち、負の高圧 電源に下アーム出力素子を接続し、下アーム出力素子の 制御電極に接続された下アームドライバがフローティン グ状態となるような誘電体分離集積回路のような、電位 関係が逆転した場合であってもかまわない。この場合 は、上記第1乃至第4の実施の形態の説明における極性 及び導電型を反転すれば同様に適用可能であることは容 易に理解できるであろう。第3の実施の形態の説明にお ける、空乏層を台基板の下方に拡げるためには、p型の 台基板の代わりにn型の台基板を使用することになるこ とは勿論である。

【0106】既に述べた第1乃至第4の実施の形態の説明においては、pMOSトランジスタがフローティング

状態となる場合について例示したが、本発明の技術的思 想は、これらの実施の形態で説明したpMOSトランジ スタに限られるものではない。即ち、第1乃至第4の実 施の形態においては、正の高圧電源に上アーム出力素子 を接続し、フローティング状態となる上アーム出力素子 の制御電極に、フローティング状態で動作するスイッチ ング素子が接続される。この場合は、フローティング状 態で動作するスイッチング素子としては、既に説明した pMOSトランジスタ以外に、pnpバイポーラトラン ジスタ、pチャネルSIT等のpチャネル半導体素子が 適用できる。一方、負の高圧電源に下アーム出力素子を 接続し、フローティング状態となる下アーム出力素子の 制御電極に、下アームドライバがフローティング状態と なるように接続される。この場合は、フローティング状 態で動作するスイッチング素子としては、nMOSトラ ンジスタ、npnバイポーラトランジスタ、nチャネル SITのnチャネル半導体素子が適用できる。さらに、 これらのpチャネル半導体素子やnチャネル半導体素子 に隣接して、nMOSトランジスタ、npnバイポーラ トランジスタ、pnpバイポーラトランジスタ、nチャ ネルSIT、pチャネルSIT、あるいはダイオード等 の他の半導体素子が隣接して配置されていてもかまわな いことは勿論である。

【0107】さらに、本発明の技術的思想は、例えば、 n型半導体領域中にpウェルがあり、その中にnMOS トランジスタが形成されている場合でも適用可能であ る。多くの場合、n型半導体領域中のpウェルは低電位 側、もしくは基準電位、即ち中点電位に接続されてい る。この場合はフローティング状態とはならないので、 本発明を適用するまでもない。しかし、pウェルが基準 電位から浮かんだ、フローティング状態で用いられるn MOSトランジスタの場合は、第1乃至第4の実施の形 態と同様に、pエミッタ領域を設け、このpエミッタ領 域を中点電位に固定すればよい。この場合、pエミッタ 領域は索子(nMOSトランジスタ)を形成しているp ウェルから一定の距離を保って形成すればよい。この拡 散層間の「一定の距離」は内部電源電圧を支えられるほ どの逆耐圧を持つように設定することは勿論である。即 ち、フローティング状態となる半導体領域が p 拡散層や n拡散層を有し、このp拡散層やn拡散層が、内部電源 回路やその他の内部回路に接続されるような構造の誘電 体分離集積回路に対して、本発明は適用可能で、この適 用により有効に機能する。これら種々の半導体素子の場 合でも、第1乃至第4の実施の形態と同様に、変位電流 成分を供給するためのエミッタ領域を設け、このエミッ タ領域を中点電位に固定すればよい。多くの場合このエ ミッタ領域は、対象とする半導体素子の半導体領域とは 逆バイアス関係になるので、これらの動作に影響を与え ることはない。あるいは、上記のnMOSトランジスタ の場合のように、pウェルと本発明のpエミッタ領域と

を、内部電源電圧相当の逆耐圧が維持できる距離で配置 すれば、これらの半導体素子の動作に影響を与えること はない。

【0108】また、図4は、本発明の第1の実施の形態に係る誘電体分離集積回路に用いる内部電源回路105の一例を示したにすぎず、種々の方式及び回路構成の内部電源回路が採用可能であることは勿論である。同様に、本発明の第2乃至第4の実施の形態に係る誘電体分離集積回路においても、図4に示した内部電源回路105以外の種々の方式及び回路構成の内部電源回路が採用可能である。

【0109】このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。

### [0110]

【発明の効果】本発明によれば、種々のスイッチングするブロックが同一チップ上に集積化された誘電体分離集積回路において、その電圧変動率dV/dtが大きくなっても、安定した動作が保証され、その結果、信頼性の高い誘電体分離集積回路を提供することが出来る。

【0111】本発明によれば、内部電源回路は小型な簡単な構成の回路で十分であり、誘電体分離集積回路のチップサイズの縮小が可能である。

【0112】本発明によれば、誘電体分離集積回路に固有の底面の寄生MOS(MIS)構造に変位電流Jaが流れることを防止、若しくは低減し、或いは変位電流Jaが流れることにより、特定の内部回路に影響を及ぼすことを有効に防止でき、安定な動作が可能な誘電体分離集積回路を提供することができる。

【0113】本発明によれば、フローティング状態で動作し、この半導体素子が特定の内部回路に接続されている場合において、底面の寄生MOS (MIS)構造に変位電流Jaが流れることにより、この特定の内部回路に影響を及ぼし、回路パラメータが変動することを有効に防止でき、安定な動作が可能な誘電体分離集積回路を提供することができる。

【 0 1 1 4 】本発明によれば、内部電源回路の消費電力が少なくできるので、電力変換効率が高く、且つ高速動作可能な誘電体分離集積回路を提供することができる。 【 図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る誘電体分離集 積回路の回路図である。

【図2】図2(a)は図1の上アームドライバの出力段 CMOSインバータの近傍を示す回路図で、図2(b) は図2(a)に示したCMOSインバータのパターンの 平面図である。

【図3】図3の平面図のB-B方向に沿った断面図であ

る。

【図4】本発明の第1の実施の形態に係る誘電体分離集 積回路に用いる内部電源回路の回路図である。

【図5】本発明の第1の実施の形態の変形例に係る誘電体分離集積回路の一部を示す模式的な断面図である。

【図6】本発明の第1の実施の形態の他の変形例に係る 誘電体分離集積回路の一部を示す模式的な断面図である

【図7】本発明の第1の実施の形態のさらに他の変形例 に係る誘電体分離集積回路の一部を示す模式的な断面図 である。

【図8】本発明の第1の実施の形態のさらに他の変形例 に係る誘電体分離集積回路の一部を示す模式的な断面図 である。

【図9】図9(a)は、図8に示す誘電体分離集積回路を製造するための工程平面図(その1)で、図9(b)は、図9(a)のB-Bに沿った階段断面図である。

【図10】図10(a)は、図8に示す誘電体分離集積回路を製造するための工程平面図(その2)で、図10(b)は、図10(a)のB-Bに沿った階段断面図である。

【図11】図11(a)は、図8に示す誘電体分離集積 回路を製造するための工程平面図(その3)で、図11 (b)は、図11(a)のB-Bに沿った階段断面図で ある。

【図12】図12(a)は、図8に示す誘電体分離集積 回路を製造するための工程平面図(その4)で、図12 (b)は、図12(a)のB-Bに沿った階段断面図で ある。

【図13】図13(a)は、図8に示す誘電体分離集積回路を製造するための工程平面図(その5)で、図13(b)は、図13(a)のB-Bに沿った階段断面図である。

【図14】図14(a)は、図8に示す誘電体分離集積 回路を製造するための工程平面図で(その6)、図14 (b)は、図14(a)のB-Bに沿った階段断面図で ある。

【図15】本発明の第1の実施の形態のさらに他の変形 例に係る誘電体分離集積回路の一部の平面図である。

【図16】図16(a)乃至図16(c)は本発明の第2の実施の形態に係る誘電体分離集積回路の中性点端子N<sub>n2</sub>の電位(中点電位)依存性を示す部分断面図である

【図17】図17(a)は、本発明の第3の実施の形態に係る誘電体分離集積回路と比較するための参考図であり、pMOSトランジスタQp1の寄生容量を示す等価回路図であり、図17(b)は、図17(a)に示したpMOSトランジスタQp1に着目した図であり、n型の台基板の上にpMOSトランジスタを形成することにより、SOI酸化膜の下面に蓄積層が形成されることを説

リ、SOI酸化腺の下面に歯傾眉が形成されることを訪

明する模式的な断面図である。

【図18】図18(a)は、本発明の第3の実施の形態に係る誘電体分離集積回路のpMOSトランジスタの寄生容量を示す等価回路図で、図18(b)は、図18(a)に示したpMOSトランジスタに着目した図であり、p型の台基板の上にpMOSトランジスタを形成することにより、p型の台基板に空乏層が拡がることを説明する模式的な断面図である。

【図19】本発明の第3の実施の形態の変形例に係る誘電体分離集積回路の一部を示す模式的な断面図である。

【図20】本発明の第3の実施の形態の他の変形例に係る誘電体分離集積回路の一部を示す模式的な断面図である。

【図21】本発明の第3の実施の形態のさらに他の変形例に係る誘電体分離集積回路の一部を示す模式的な断面図である。

【図22】本発明の第4の実施の形態に係るパワーICの回路図である。

【図23】従来のSOI構造を有した誘電体分離ICを示す断面図である。

【図24】従来の誘電体分離集積回路の回路図である。 【図25】他の従来の誘電体分離集積回路の回路図であ

る。 【図26】図24および図25に示した誘電体分離集積

【図26】図24および図25に示した誘電体分離集積 回路の上アーム側出力/下アーム側出力/中点出力の時 間変化を示す図である。

【図27】図27(a)は従来の誘電体分離集積回路の上アームドライバの出力段CMOSインバータの近傍を示す回路図で、図27(b)はその平面図である。

【図28】図27 (b) のA-A方向に沿った断面図である。

## 【符号の説明】

- 1 台基板
- 2 裏面電極
- 3 フィールド絶縁膜
- 4 p 反転層
- 5.9 空乏層
- 6 トレンチ側壁絶縁膜
- 7 トレンチ埋め込みポリシリコン
- 8 蓄積層

12, 12a, 12c SOI酸化膜 (埋め込み絶縁 膜)

- 12b 高導電層
- 101 高圧電源

102,302U,302V,302W 上アームドライバ

103, 303U, 303V, 303W 下アームドラ

イバ

104 上下相分配ロジック

105 内部電源回路

111,311 上アームCMOSインバータ

112.311 下アームCMOSインバータ

121、321 上アーム・バッファ・アンプ

122, 322 下アーム・バッファ・アンプ

131、331 上アーム・コントロールロジック

132,332 下アーム・コントロールロジック

141 p\*ソース領域

142 p\*ドレイン領域

143 n+基板コンタクト領域

144, 154 ゲート電極

145, 146, 155, 161, 162, 255, 2 56, 262, 263金属配線

137. 138. 139. 140. 147. 148. 1

49, 157, 158, 159 Si島領域

151,511 n+ソース領域

152,512 n\*ドレイン領域

153,513 p<sup>+</sup>基板コンタクト領域

242, 243, 243a, 243b, 244, 24

5, 246, 248a, 248b, 349· pエミッ 夕領域

246 nウェル

247 導電性物質

304 3相分配ロジック

331 ゲート酸化膜

332 フォトレジスト膜

333 層間絶縁膜

347 酸化膜

348 拡散用トレンチ

351 案子分離用トレンチ(溝)

501 pウェル

601 n+エミッタ領域

602 pベース領域

603 n+コレクタ領域

Qui, Qu2, Quu, Quv, Quw 上アーム出力案子

Q<sub>d1</sub>, Q<sub>d2</sub>, Q<sub>d0</sub>, Q<sub>dv</sub>, Q<sub>dw</sub> 下アーム出力索子


 $D_{u1}$ ,  $D_{u2}$ ,  $D_{u0}$ ,  $D_{u0}$ ,  $D_{u0}$  上アーム・リカバリーダイオード

 $D_{d1}$ ,  $D_{d2}$ ,  $D_{d0}$ ,  $D_{d0}$ ,  $D_{d0}$  下アーム・リカバリーダイオード


D<sub>bo</sub> バイパスダイオード

C<sub>SUR</sub> 寄生コンデンサ


N<sub>n1</sub>, N<sub>n2</sub>, N<sub>nU</sub>, N<sub>nV</sub>, N<sub>nW</sub> 中点ノード(中性点端子)




# 【図3】




# 【図6】




# 【図8】








【図13】




【図14】








【図15】







内部電源回路 105 Qu2 Qu2 Nn2 147 144 262 255 6 7 6 262 148 143 141 142 T 242 P P 149 12 T 242 P 12 T 242


【図19】

【図18】






【図20】




BNSDOCID: <JP\_\_\_\_2000022166A\_\_J\_>


【図21】




【図22】




【図23】




【図24】




【図25】




【図26】



【図27】





NSDOCID: <JP\_\_\_\_2000022166A\_\_J\_>